可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數和最大迭代次數均為4時，可支持8.2Mbps的編譯碼數掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC／PHY和PCI接口，很好地滿足了通信系統需求。系統測試結果表明，本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統和基于NIOSII處理器和uC／0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
資源簡介：
上傳時間：
上傳用戶：
