這是Actel 的FPGA的譯碼器的VHDL源代碼。
資源簡(jiǎn)介:這是老師給的3—8譯碼器的源程序,自己剛才調(diào)試過(guò)了,真的成功了,哈哈……,有需要就看看吧
上傳時(shí)間: 2014-07-26
上傳用戶:星仔
資源簡(jiǎn)介:這是一個(gè)用C51分割定時(shí)器的好例子,可為做用時(shí)系統(tǒng)用,大家多多下載
上傳時(shí)間: 2015-04-23
上傳用戶:fandeshun
資源簡(jiǎn)介:這是ARM嵌入式開(kāi)發(fā)中定時(shí)器的源碼,相信對(duì)你有幫助
上傳時(shí)間: 2015-05-08
上傳用戶:nairui21
資源簡(jiǎn)介:這是一個(gè)采用FPGA實(shí)現(xiàn)PCI接口的運(yùn)動(dòng)控制卡,全部實(shí)現(xiàn)的論文資料,是我的碩士畢業(yè)論文,請(qǐng)指正,
上傳時(shí)間: 2014-01-13
上傳用戶:龍飛艇
資源簡(jiǎn)介:這是一款MP3播放器的源代碼,包括文件系統(tǒng),各個(gè)接口電路和LCD的驅(qū)動(dòng)
上傳時(shí)間: 2014-11-05
上傳用戶:yph853211
資源簡(jiǎn)介:三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔: 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
上傳時(shí)間: 2013-11-27
上傳用戶:邶刖
資源簡(jiǎn)介:這是一種溫度變送器的源代碼,可用于多種溫度測(cè)量元件
上傳時(shí)間: 2016-08-10
上傳用戶:lijianyu172
資源簡(jiǎn)介:這是一個(gè)車(chē)用電機(jī)調(diào)速器的AVR單片機(jī)的整套C語(yǔ)言的源代碼,實(shí)用工程。
上傳時(shí)間: 2016-10-21
上傳用戶:zm7516678
資源簡(jiǎn)介:這是一個(gè)用FPGA控制PS2接口的程序,里面用VHDL語(yǔ)言編寫(xiě),希望大家踴躍下載!
上傳時(shí)間: 2017-02-11
上傳用戶:aeiouetla
資源簡(jiǎn)介:這是使用使用FPGA實(shí)現(xiàn)CAM功能的介紹。用VHDL語(yǔ)言實(shí)現(xiàn)。
上傳時(shí)間: 2014-01-16
上傳用戶:qiao8960
資源簡(jiǎn)介:這是一款自動(dòng)皂液器的控制程序,可以選擇工作次數(shù),低電壓檢測(cè)
上傳時(shí)間: 2014-05-31
上傳用戶:zsjzc
資源簡(jiǎn)介:基于VHDL的hdb3編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間: 2014-01-13
上傳用戶:2525775
資源簡(jiǎn)介:這是一個(gè)雙邊帶頻譜分析仿真的Systemview源代碼。
上傳時(shí)間: 2014-01-18
上傳用戶:youmo81
資源簡(jiǎn)介:本文提出了一種高速Viterbi譯碼器的FPGA實(shí)現(xiàn)方案。這種Viterbi譯碼器的設(shè)計(jì)方案既可以制成高性能的單片差錯(cuò)控制器,也可以集成到大規(guī)模ASIC通信芯片中,作為全數(shù)字接收的一部分。 本文所設(shè)計(jì)的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論...
上傳時(shí)間: 2013-04-24
上傳用戶:181992417
資源簡(jiǎn)介:糾錯(cuò)碼技術(shù)是一種通過(guò)增加一定冗余信息來(lái)提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯(cuò)碼,在線性分組碼中,它具有最強(qiáng)的糾錯(cuò)能力,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤,在深空通信、移動(dòng)通信、磁盤(pán)陣列、光存儲(chǔ)及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛...
上傳時(shí)間: 2013-07-20
上傳用戶:xinshou123456
資源簡(jiǎn)介:介紹了符合CCSDS標(biāo)準(zhǔn)的RS(255,223)碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法,主要包括了修正后的無(wú)逆BM迭代譯碼算法,錢(qián)搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn),減小了譯碼器的時(shí)延,提高了譯碼的速率,使用了VHDL語(yǔ)言完成譯碼器...
上傳時(shí)間: 2013-10-17
上傳用戶:cc1915
資源簡(jiǎn)介:針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn),以LTE為應(yīng)用背景,提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng),平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法,對(duì) Tu...
上傳時(shí)間: 2013-10-28
上傳用戶:d815185728
資源簡(jiǎn)介:介紹了符合CCSDS標(biāo)準(zhǔn)的RS(255,223)碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法,主要包括了修正后的無(wú)逆BM迭代譯碼算法,錢(qián)搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn),減小了譯碼器的時(shí)延,提高了譯碼的速率,使用了VHDL語(yǔ)言完成譯碼器...
上傳時(shí)間: 2013-12-13
上傳用戶:yzhl1988
資源簡(jiǎn)介:針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn),以LTE為應(yīng)用背景,提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng),平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法,對(duì) Tu...
上傳時(shí)間: 2013-10-08
上傳用戶:回電話#
資源簡(jiǎn)介:這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時(shí)間: 2013-08-10
上傳用戶:大灰狼123456
資源簡(jiǎn)介:這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時(shí)間: 2017-03-23
上傳用戶:redmoons
資源簡(jiǎn)介:可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸,這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力,如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái),先后有許多糾錯(cuò)編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界...
上傳時(shí)間: 2013-04-24
上傳用戶:ziyu_job1234
資源簡(jiǎn)介:viterbi譯碼器的一種FPGA實(shí)現(xiàn).是一個(gè)cs252\r\n的project的result\r\n供大家研究用
上傳時(shí)間: 2013-09-06
上傳用戶:dsgkjgkjg
資源簡(jiǎn)介:這是一個(gè)有關(guān)哈夫曼編/譯碼器的課程設(shè)計(jì), 原題參見(jiàn)青華大學(xué)出版社出版、嚴(yán)巍敏主編的數(shù)據(jù)結(jié)構(gòu)題集(c語(yǔ)言版)
上傳時(shí)間: 2014-01-27
上傳用戶:fandeshun
資源簡(jiǎn)介:viterbi譯碼器的一種FPGA實(shí)現(xiàn).是一個(gè)cs252 的project的result 供大家研究用
上傳時(shí)間: 2013-12-16
上傳用戶:lunshaomo
資源簡(jiǎn)介:這是維特比譯碼器的編程,是我自己編的,可以給做設(shè)計(jì)的人一點(diǎn)參考
上傳時(shí)間: 2014-01-13
上傳用戶:onewq
資源簡(jiǎn)介:這是一個(gè)rs譯碼器的verilog程序運(yùn)行于quatus
上傳時(shí)間: 2015-05-31
上傳用戶:mikesering
資源簡(jiǎn)介:這是Actel的FPGA完整開(kāi)發(fā)文擋 含測(cè)試源碼!(不可分割)
上傳時(shí)間: 2014-12-05
上傳用戶:tuilp1a
資源簡(jiǎn)介:基于FPGA的RS編譯碼器實(shí)現(xiàn) 我是新手 剛學(xué)的寫(xiě)的很簡(jiǎn)單的代碼
上傳時(shí)間: 2014-12-03
上傳用戶:003030
資源簡(jiǎn)介:Reed-Solomon碼(簡(jiǎn)稱RS碼)是一種具有很強(qiáng)糾正突發(fā)和隨機(jī)錯(cuò)誤能力的信道編碼方式,在深空通信、移動(dòng)通信、磁盤(pán)陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡(jiǎn)要介紹了有限域基本運(yùn)算的算法和常用的RS編碼算法,分析了改進(jìn)后的Euclid算法和改進(jìn)后的...
上傳時(shí)間: 2013-06-11
上傳用戶:奇奇奔奔