本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來(lái)實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過(guò)程。 然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái)，與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。 最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。
資源簡(jiǎn)介：本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交...
上傳時(shí)間： 2013-04-24
上傳用戶：haohaoxuexi
資源簡(jiǎn)介：基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)
上傳時(shí)間： 2013-06-13
上傳用戶：ippler8
資源簡(jiǎn)介：基于PLD的RS碼編譯碼器設(shè)計(jì)，用VHDL語(yǔ)言編寫，編譯通過(guò)，測(cè)試結(jié)果正確。
上傳時(shí)間： 2016-01-17
上傳用戶：13188549192
資源簡(jiǎn)介：作為性能優(yōu)異的糾錯(cuò)編碼，Turbo碼自誕生以來(lái)就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國(guó)擁有自主知識(shí)產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯(cuò)體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時(shí)大，譯碼速度慢...
上傳時(shí)間： 2013-05-31
上傳用戶：huyiming139
資源簡(jiǎn)介：基于VHDL語(yǔ)言的HDB3碼編譯碼器的設(shè)計(jì) HDB3 碼的全稱是三階高密度雙極性碼，它是數(shù)字基帶傳輸中的一種重要碼型，具有頻譜中無(wú)直流分量、能量集中、提取位同步信息方便等優(yōu)點(diǎn)。HDB3 碼是在AMI碼(極性交替轉(zhuǎn)換碼)的基礎(chǔ)上發(fā)展起來(lái)的，解決了AMI碼在連0碼過(guò)多時(shí)...
上傳時(shí)間： 2015-12-21
上傳用戶：jeffery
資源簡(jiǎn)介：基于FPGA的Turbo碼交織器的設(shè)計(jì)與實(shí)現(xiàn) 比較實(shí)用
上傳時(shí)間： 2013-12-16
上傳用戶：1109003457
資源簡(jiǎn)介：基于SystemView的漢明碼編譯碼器的仿真
上傳時(shí)間： 2013-12-22
上傳用戶：wlcaption
資源簡(jiǎn)介：基于VC++的Turbo碼MAP譯碼算法
上傳時(shí)間： 2017-01-01
上傳用戶：VRMMO
資源簡(jiǎn)介：該文檔為基于FPGA的多路高速串口設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-10
上傳用戶：20125101110
資源簡(jiǎn)介：該文檔為基于FPGA的步進(jìn)電機(jī)控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-02-16
上傳用戶：默默
資源簡(jiǎn)介：基于TX2的污水COD軟測(cè)量裝置研究與實(shí)現(xiàn)_廉小親這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2021-11-09
上傳用戶：
資源簡(jiǎn)介：研制發(fā)射微小衛(wèi)星，是我國(guó)利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長(zhǎng)足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點(diǎn)：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信...
上傳時(shí)間： 2013-08-01
上傳用戶：lili123
資源簡(jiǎn)介：一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過(guò)程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-05-26
上傳用戶：teddysha
資源簡(jiǎn)介：一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過(guò)程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-04-24
上傳用戶：siguazgb
資源簡(jiǎn)介：針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng)，平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法，對(duì) Tu...
上傳時(shí)間： 2013-10-28
上傳用戶：d815185728
資源簡(jiǎn)介：本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的迭代譯碼算法及用硬件語(yǔ)言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。 本文首先在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語(yǔ)言對(duì)其MAP譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和M...
上傳時(shí)間： 2013-04-24
上傳用戶：wengtianzhu
資源簡(jiǎn)介：針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng)，平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法，對(duì) Tu...
上傳時(shí)間： 2013-10-08
上傳用戶：回電話#
資源簡(jiǎn)介：低密度校驗(yàn)碼(LDPC)是一種能逼近Shannon容量限的漸進(jìn)好碼，其長(zhǎng)碼性能甚至超過(guò)了Turbo碼。低密度校驗(yàn)碼以其迭代譯碼復(fù)雜度低，沒有錯(cuò)誤平層，碼率和碼長(zhǎng)可靈活改變的優(yōu)點(diǎn)成為Turbo碼強(qiáng)有力的競(jìng)爭(zhēng)對(duì)手。目前，LDPC碼已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字...
上傳時(shí)間： 2013-05-23
上傳用戶：fujun35303
資源簡(jiǎn)介：在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯(cuò)編碼技術(shù)一直是人們研究的重點(diǎn)。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng)，并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過(guò)十幾年的研究和發(fā)展，目前，Turb...
上傳時(shí)間： 2013-07-09
上傳用戶：caixiaoxu26
資源簡(jiǎn)介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計(jì)文檔： 1、Viterbi譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計(jì).pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
上傳時(shí)間： 2013-11-27
上傳用戶：邶刖
資源簡(jiǎn)介：介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器
上傳時(shí)間： 2013-08-30
上傳用戶：Amygdala
資源簡(jiǎn)介：介紹了Turbo 碼的編譯碼基本原理,在詳細(xì)研究Log_MAP 算法的基礎(chǔ)上,用VC6. 0 編寫了狀態(tài)轉(zhuǎn)移表生成子程序, Turbo 交織表生成子程序和Turbo 碼譯碼程序等幾個(gè)對(duì)Turbo 碼進(jìn)行仿真最重要的函數(shù),并在DSP 上實(shí)現(xiàn)了通用的Turbo 碼編譯碼器
上傳時(shí)間： 2013-12-21
上傳用戶：wxhwjf
資源簡(jiǎn)介：在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼...
上傳時(shí)間： 2013-04-24
上傳用戶：tedo811
資源簡(jiǎn)介：在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼...
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
資源簡(jiǎn)介：這是一個(gè)有關(guān)Turbo碼編譯碼的程序，譯碼采用的是MAP譯碼方法，挺好！
上傳時(shí)間： 2015-07-23
上傳用戶：fhzm5658
資源簡(jiǎn)介：用systemview做的一個(gè)Golay 碼編譯碼器，可以改成matlab的程序來(lái)用。
上傳時(shí)間： 2014-01-01
上傳用戶：LouieWu
資源簡(jiǎn)介：基于FPGA的軟件無(wú)線電調(diào)制解調(diào)器的設(shè)計(jì)和實(shí)現(xiàn)
上傳時(shí)間： 2013-08-14
上傳用戶：ifree2016
資源簡(jiǎn)介：卷積碼編譯碼器前段時(shí)間在學(xué)校做通信系統(tǒng)課程設(shè)計(jì)，選了信道卷積碼編譯碼的課題，但在網(wǎng)上搜遍了也沒找到它的MatLab實(shí)現(xiàn)，沒辦法，我只好在圖書館查資料自己解決了。這就是我課程設(shè)計(jì)論文的論證部分：
上傳時(shí)間： 2017-01-28
上傳用戶：evil
資源簡(jiǎn)介：在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點(diǎn)，數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略，同時(shí)大大提高系統(tǒng)的可靠性和靈活性，并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動(dòng)領(lǐng)域...
上傳時(shí)間： 2013-07-23
上傳用戶：kristycreasy
資源簡(jiǎn)介：摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺(tái)構(gòu)建了一個(gè)高速串行數(shù)據(jù)傳輸系統(tǒng),重點(diǎn)說(shuō)明了該系統(tǒng)采用RocketIO實(shí)現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計(jì)方案。實(shí)現(xiàn)并驗(yàn)證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA...
上傳時(shí)間： 2013-11-22
上傳用戶：lingzhichao
