相 關 資 源

• 用VHDL設計8*8點陣顯示陣字~~~~！免費下載

  資源簡介：用VHDL設計8*8點陣顯示陣字~~~~！

  標簽： VHDL 點陣顯示

  上傳時間： 2013-12-27

  上傳用戶：璇珠官人

• 用VHDL設計的3-8譯碼器免費下載

  資源簡介：用VHDL設計的3-8譯碼器，精簡~！

  標簽： VHDL 譯碼器

  上傳時間： 2014-01-27

  上傳用戶：chens000

• 用EDA設計8*8LED點陣漢字滾動顯示器！免費下載

  資源簡介：用EDA設計8*8LED點陣漢字滾動顯示器！

  標簽： EDA LED 點陣漢字 滾動顯示

  上傳時間： 2015-10-05

  上傳用戶：lanwei

• 用VHDL編寫的8位全加器,數(shù)字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數(shù)字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• 一個用VHDL完成的8位數(shù)顯的16進制的頻率計免費下載

  資源簡介：一個用VHDL完成的8位數(shù)顯的16進制的頻率計

  標簽： VHDL 8位 數(shù)顯 進制

  上傳時間： 2015-06-25

  上傳用戶：風之驕子

• 乒乓球游戲機實驗報告實驗人： 大火虎設計課題： 用VHDL設計一個乒乓球游戲機,用開關來摸擬球手及裁判,用LED來模擬乒乓球,采用每局十一球賽制,比分由七段顯示器顯示. 設計思路： 采用按功能分塊,將免費下載

  資源簡介：乒乓球游戲機實驗報告實驗人： 大火虎設計課題： 用VHDL設計一個乒乓球游戲機,用開關來摸擬球手及裁判,用LED來模擬乒乓球,采用每局十一球賽制,比分由七段顯示器顯示. 設計思路： 采用按功能分塊,將整個電路分成若干子程序,利用不同的子程序來實現(xiàn)記分，顯示，...

  標簽： VHDL LED 實驗報告 實驗

  上傳時間： 2015-08-25

  上傳用戶：gtzj

• 基于AVR的 8*8 LED點陣顯示源代碼免費下載

  資源簡介：基于AVR的 8*8 LED點陣顯示源代碼

  標簽： AVR LED 點陣顯示 源代碼

  上傳時間： 2015-11-12

  上傳用戶：huyiming139

• 在ISE環(huán)境下用VHDL寫的8*9FIFO免費下載

  資源簡介：在ISE環(huán)境下用VHDL寫的8*9FIFO

  標簽： FIFO VHDL ISE 環(huán)境

  上傳時間： 2016-03-05

  上傳用戶：jkhjkh1982

• 用VHDL語言實現(xiàn)8-3線編碼器免費下載

  資源簡介：用VHDL語言實現(xiàn)8-3線編碼器，16-4線編碼器

  標簽： VHDL 語言 編碼器

  上傳時間： 2016-10-21

  上傳用戶：阿四AIR

• 這是用VHDL實現(xiàn)的8位加法器免費下載

  資源簡介：這是用VHDL實現(xiàn)的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 用VHDL設計一個4位二進制并行半加器免費下載

  資源簡介：用VHDL設計一個4位二進制并行半加器，要求將被加數(shù)、加數(shù)和加法運算和用動態(tài)掃描的方式共陰數(shù)碼管一同時顯示出

  標簽： VHDL 二進制 并行 半加器

  上傳時間： 2014-11-24

  上傳用戶：haohaoxuexi

• 用VHDL編寫的一個LED顯示程序免費下載

  資源簡介：用VHDL編寫的一個LED顯示程序，展示一種全新的LED設計

  標簽： VHDL LED 編寫 顯示程序

  上傳時間： 2016-12-24

  上傳用戶：520

• 用VHDL設計UART的文章免費下載

  資源簡介：用VHDL設計UART的文章，使用QuartusII平臺

  標簽： VHDL UART

  上傳時間： 2013-08-24

  上傳用戶：sc965382896

• 用VHDL設計CRC發(fā)生器和校驗器免費下載

  資源簡介：用VHDL設計CRC發(fā)生器和校驗器，供初學者參考。

  標簽： VHDL CRC 發(fā)生器

  上傳時間： 2013-12-20

  上傳用戶：refent

• 用VHDL設計了一種2DPSK信號產生器免費下載

  資源簡介：用VHDL設計了一種2DPSK信號產生器，測試和實際應用表明其性能穩(wěn)定可靠。

  標簽： 2DPSK VHDL 信號產生器

  上傳時間： 2015-08-23

  上傳用戶：水中浮云

• 這是用VHDL設計的10ns和250ns脈寬的信號免費下載

  資源簡介：這是用VHDL設計的10ns和250ns脈寬的信號

  標簽： VHDL ns 250 10

  上傳時間： 2015-09-08

  上傳用戶：jing911003

• 用VHDL設計一個小游戲的例子免費下載

  資源簡介：用VHDL設計一個小游戲的例子，適合教學或自學使用

  標簽： VHDL 小游戲

  上傳時間： 2015-10-29

  上傳用戶：努力努力再努力

• 用VHDL設計同步電路所需注意的事項 值得新手參考免費下載

  資源簡介：用VHDL設計同步電路所需注意的事項 值得新手參考

  標簽： VHDL 同步電路

  上傳時間： 2013-12-15

  上傳用戶：小寶愛考拉

• 介紹了用VHDL設計數(shù)字鐘的相關知識,是學習VHDL的經典例子.免費下載

  資源簡介：介紹了用VHDL設計數(shù)字鐘的相關知識,是學習VHDL的經典例子.

  標簽： VHDL 數(shù)字 相關知識

  上傳時間： 2016-01-25

  上傳用戶：xymbian

• 用VHDL設計的7人的搶答器,優(yōu)點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處免費下載

  資源簡介：用VHDL設計的7人的搶答器,優(yōu)點是代碼簡單,特別適合初學著作為練習和增強代碼編寫能力的練習,好處

  標簽： VHDL 代碼 搶答器 編寫

  上傳時間： 2016-01-26

  上傳用戶：ggwz258

• 用VHDL設計UART的文章免費下載

  資源簡介：用VHDL設計UART的文章，使用QuartusII平臺

  標簽： VHDL UART

  上傳時間： 2014-11-12

  上傳用戶：dreamboy36

• 用VHDL設計直接數(shù)字頻率合成器免費下載

  資源簡介：用VHDL設計直接數(shù)字頻率合成器

  標簽： VHDL 數(shù)字頻率合成器

  上傳時間： 2014-01-09

  上傳用戶：familiarsmile

• 用VHDL設計實現(xiàn)的多功能電子鐘免費下載

  資源簡介：用VHDL設計實現(xiàn)的多功能電子鐘，可有日歷，鬧鐘，修改等多種功能

  標簽： VHDL 設計實現(xiàn) 多功能 電子鐘

  上傳時間： 2016-10-08

  上傳用戶：weixiao99

• 用VHDL設計具有簡單MIPS功能的源碼免費下載

  資源簡介：用VHDL設計具有簡單MIPS功能的源碼

  標簽： VHDL MIPS 源碼

  上傳時間： 2014-01-17

  上傳用戶：hasan2015

• 用VHDL 設計的單時鐘同步十進制可逆計數(shù)器的設計免費下載

  資源簡介：用VHDL 設計的單時鐘同步十進制可逆計數(shù)器的設計

  標簽： VHDL 時鐘同步 十進制 計數(shù)器

  上傳時間： 2017-05-13

  上傳用戶：gundamwzc

• 一些設用VHDL設計ram的資料免費下載

  資源簡介：一些設用VHDL設計ram的資料，請下載看看吧

  標簽： VHDL ram

  上傳時間： 2017-05-22

  上傳用戶：wyc199288

• 用VHDL語言實現(xiàn)一個能顯示時、分、秒的時鐘：可分別進行時和分的手動校正；12小時、24小時計時制可選免費下載

  資源簡介：用VHDL語言實現(xiàn)一個能顯示時、分、秒的時鐘：可分別進行時和分的手動校正；12小時、24小時計時制可選，12小時制時有上下午指示；當計時到預定時間（此時間可手動設置）時，揚聲器發(fā)出鬧鈴信號，鬧鈴時間為10秒，可提前終止鬧鈴。

  標簽： VHDL 分 語言 時鐘

  上傳時間： 2014-01-05

  上傳用戶：hn891122

• 用VHDL語言編寫的時鐘顯示的源程序代碼免費下載

  資源簡介：用VHDL語言編寫的時鐘顯示的源程序代碼

  標簽： VHDL 語言 編寫 時鐘顯示

  上傳時間： 2014-01-18

  上傳用戶：123啊

• 這是用VHDL設計的十進制計數(shù)器免費下載

  資源簡介：這是用VHDL設計的十進制計數(shù)器，兩個VHDL程序分別說明了out和buffer的區(qū)別

  標簽： VHDL 十進制計數(shù)器

  上傳時間： 2014-01-22

  上傳用戶：tfyt

• 用VHDL設計的一個FIFO存儲器免費下載

  資源簡介：用VHDL設計的一個FIFO存儲器

  標簽： VHDL FIFO 存儲器

  上傳時間： 2017-09-09

  上傳用戶：stampede