基于quartus II軟件 用verilog 語言描述的一個秒表
資源簡介:基于quartus II軟件 用verilog 語言描述的一個秒表
上傳時間: 2014-01-08
上傳用戶:wpwpwlxwlx
資源簡介:基于quartus II軟件 用verilog語言描述的74ls191
上傳時間: 2017-04-29
上傳用戶:epson850
資源簡介:基于quartus II軟件 用verilog 語言描述的38譯碼器
上傳時間: 2013-12-01
上傳用戶:wweqas
資源簡介:基于quartus II軟件 用verilog 語言描述的精簡指令CPU
上傳時間: 2017-04-29
上傳用戶:gyq
資源簡介:利用VHDL語言描述的一個簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在quartus II上直接運行和編譯.
上傳時間: 2015-05-26
上傳用戶:firstbyte
資源簡介:用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺
上傳時間: 2015-06-13
上傳用戶:wanqunsheng
資源簡介:用VHDL語言描述的工程實例頻率計(在quartus 7.2中使用)
上傳時間: 2013-12-14
上傳用戶:qw12
資源簡介:這個是用verilog語言編寫的基于FPGA的交通燈控制器,分別控制四個方向上的交通燈的通斷
上傳時間: 2017-06-12
上傳用戶:hfmm633
資源簡介:用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!
上傳時間: 2013-08-16
上傳用戶:梧桐
資源簡介:1.簡介 本程序是用C語言編的一個基于命令行的文件合并分割器。主要用于分割和合并文件,可以按大小分或者按個數(shù)等分。支持分割和合并的批處理。其中命令行以及批處理語句有一定的規(guī)則,需要用戶學(xué)習(xí)后才能熟練使用。 2.功能  能夠?qū)崿F(xiàn)多個文件的合并...
上傳時間: 2015-02-07
上傳用戶:fhzm5658
資源簡介:用verilog語言實現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價值
上傳時間: 2015-05-10
上傳用戶:wanghui2438
資源簡介:JICQ是用JAVA語言編寫的一個基于客戶機(jī)/服務(wù)器(C/S)模式的局域短信實時通信工具系統(tǒng),系統(tǒng)采用了Microsoft公司的SQL Server 2000作為后臺數(shù)據(jù)庫,系統(tǒng)通過JDBC訪問數(shù)據(jù)庫。系統(tǒng)分為服務(wù)器程序和客戶程序兩部分,服務(wù)器與客戶間采用“傳輸控制協(xié)議”(TCP),...
上傳時間: 2015-06-14
上傳用戶:CHINA526
資源簡介:完整的用verilog語言開發(fā)的USB2.0 IP核源代碼,包括文檔、仿真文件
上傳時間: 2015-07-09
上傳用戶:維子哥哥
資源簡介:基于VHDL語言描述的一個分頻器,根據(jù)端口值,可作為四分頻,八分頻等分頻器使用。
上傳時間: 2013-12-31
上傳用戶:集美慧
資源簡介:關(guān)于用java語言描述的數(shù)據(jù)結(jié)構(gòu),是英文原版的,值得好好學(xué)習(xí)研究。
上傳時間: 2015-08-18
上傳用戶:skfreeman
資源簡介:用Java語言寫的一個qq聊天軟件,里面有注釋以及運行效果截圖
上傳時間: 2014-01-22
上傳用戶:stvnash
資源簡介:流片過的risc_8051源代碼 verilog語言描述的~
上傳時間: 2013-11-30
上傳用戶:英雄
資源簡介:用verilog語言編寫的看門狗模塊modulewdt
上傳時間: 2013-12-23
上傳用戶:jjj0202
資源簡介:用verilog語言實現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在quartus5.1上仿真過
上傳時間: 2014-09-08
上傳用戶:mpquest
資源簡介:用verilog語言編的正弦波發(fā)生器,可以用quartusII來打開這個源碼,也可以轉(zhuǎn)換成VHDL語言
上傳時間: 2014-11-27
上傳用戶:葉山豪
資源簡介:采用verilog語言描述的FIFO和雙端口RAM源代碼。
上傳時間: 2014-01-19
上傳用戶:wxhwjf
資源簡介:基本數(shù)學(xué)運算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運算單元,瑞典聯(lián)邦技術(shù)研究院(ETH)提供
上傳時間: 2013-12-24
上傳用戶:1583060504
資源簡介:用verilog語言實現(xiàn)了一個8bit的超前進(jìn)位加法器,其中包括測試文件。
上傳時間: 2013-12-19
上傳用戶:alan-ee
資源簡介:一個用verilog語言編寫的用來模擬交通信號燈的程序,包含測試文件
上傳時間: 2013-12-10
上傳用戶:pinksun9
資源簡介:一個用verilog語言實現(xiàn)的包含:鍵盤掃描,led驅(qū)動、vga視頻輸出的例子。功能為用鍵盤控制一個方塊的顯示位置。需要有fpga板子支持。
上傳時間: 2014-01-10
上傳用戶:pompey
資源簡介:用C++語言描述的數(shù)據(jù)結(jié)構(gòu)方法,能夠反應(yīng)銀行存取款客戶相關(guān)信息。
上傳時間: 2013-12-26
上傳用戶:我們的船長
資源簡介:用c語言描述的數(shù)據(jù)結(jié)構(gòu)編寫的銀行業(yè)務(wù)模擬程序,能夠計算客戶停留平均時間
上傳時間: 2013-11-26
上傳用戶:希醬大魔王
資源簡介:用c語言描述的數(shù)據(jù)結(jié)構(gòu)算法,還包括一些界面設(shè)計代碼。
上傳時間: 2014-01-27
上傳用戶:nairui21
資源簡介:verilog語言描述的USB 2.0接口和新功能固件。
上傳時間: 2013-12-29
上傳用戶:xymbian
資源簡介:用verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.
上傳時間: 2014-01-15
上傳用戶:731140412