相 關(guān) 資 源

• 用VHDL語言描述的工程實(shí)例頻率計(jì)（在quartus 7.2中使用）免費(fèi)下載

  資源簡介：用VHDL語言描述的工程實(shí)例頻率計(jì)（在quartus 7.2中使用）

  標(biāo)簽： quartus VHDL 7.2 語言

  上傳時(shí)間： 2013-12-14

  上傳用戶：qw12

• 用VHDL語言描述的幾個(gè)乘法器實(shí)例免費(fèi)下載

  資源簡介：用VHDL語言描述的幾個(gè)乘法器實(shí)例，如串行陣列乘法器等

  標(biāo)簽： VHDL 語言 乘法器

  上傳時(shí)間： 2017-07-21

  上傳用戶：kiklkook

• 這是用VHDL語言編寫的一個(gè)DDS頻率合成器的源程序免費(fèi)下載

  資源簡介：這是用VHDL語言編寫的一個(gè)DDS頻率合成器的源程序

  標(biāo)簽： VHDL DDS 語言 編寫

  上傳時(shí)間： 2013-12-27

  上傳用戶：lijinchuan

• 基本數(shù)學(xué)運(yùn)算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單元免費(fèi)下載

  資源簡介：基本數(shù)學(xué)運(yùn)算庫 包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單元，瑞典聯(lián)邦技術(shù)研究院（ETH）提供

  標(biāo)簽： VHDL 運(yùn)算 語言

  上傳時(shí)間： 2013-12-24

  上傳用戶：1583060504

• 這是一個(gè)用VHDL語言描述的I2C自動(dòng)配置模塊免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL語言描述的I2C自動(dòng)配置模塊，使用了來自opencores.org的I2C核，已在altera的cyclone芯片上調(diào)試通過

  標(biāo)簽： VHDL I2C 語言 自動(dòng)

  上傳時(shí)間： 2013-12-19

  上傳用戶：一諾88

• 一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2013-12-28

  上傳用戶：lijianyu172

• 一種用VHDL語言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2014-01-20

  上傳用戶：jennyzai

• 一種用VHDL語言描述的浮點(diǎn)除前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)除前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2014-01-16

  上傳用戶：cmc_68289287

• 一種用VHDL語言描述的浮點(diǎn)平方根前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)平方根前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 平方根

  上傳時(shí)間： 2014-01-22

  上傳用戶：hzy5825468

• 一種用VHDL語言描述的加減算法的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的加減算法的源代碼編程

  標(biāo)簽： VHDL 語言 減 算法

  上傳時(shí)間： 2013-12-27

  上傳用戶：heart520beat

• 用VHDL語言描述的用鎖存器免費(fèi)下載

  資源簡介：用VHDL語言描述的用鎖存器，加法計(jì)數(shù)器，ROM存儲(chǔ)器構(gòu)成的RTL圖

  標(biāo)簽： VHDL 語言 鎖存器

  上傳時(shí)間： 2013-12-12

  上傳用戶：vodssv

• 用VHDL語言寫的程序?qū)嵗赓M(fèi)下載

  資源簡介：用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD

  標(biāo)簽： VHDL 語言 上傳時(shí)間： 2013-08-20

  上傳用戶：liuqy

• 用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口免費(fèi)下載

  資源簡介：用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD

  標(biāo)簽： VHDL PWM CPU AD轉(zhuǎn)換

  上傳時(shí)間： 2013-12-27

  上傳用戶：咔樂塢

• 利用VHDL語言描述的5分頻器（改變程序中m1,m2值免費(fèi)下載

  資源簡介：利用VHDL語言描述的5分頻器（改變程序中m1,m2值，可作為任意奇數(shù)分頻器）

  標(biāo)簽： VHDL 語言 分頻器 改變

  上傳時(shí)間： 2013-12-23

  上傳用戶：稀世之寶039

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2013-09-04

  上傳用戶：a471778

• 數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費(fèi)下載

  資源簡介：數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。

  標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器

  上傳時(shí)間： 2014-08-31

  上傳用戶：yan2267246

• 用VHDL 語言描述頻率計(jì)的設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL 語言描述頻率計(jì)的設(shè)計(jì)，其開發(fā)均在FPGA中

  標(biāo)簽： VHDL 語言 頻率計(jì)

  上傳時(shí)間： 2013-12-24

  上傳用戶：change0329

• 用VHDL語言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì)，采用正弦RAM表，可實(shí)現(xiàn)頻率可控的正弦數(shù)字信號(hào)，編譯、仿真通過。

  標(biāo)簽： VHDL DDS 語言 數(shù)字頻率合成器

  上傳時(shí)間： 2014-01-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中免費(fèi)下載

  資源簡介：用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中

  標(biāo)簽： VHDL FPGA 語言 彩燈

  上傳時(shí)間： 2014-01-10

  上傳用戶：日光微瀾

• 用VHDL語言設(shè)計(jì)的頻率計(jì)免費(fèi)下載

  資源簡介：用VHDL語言設(shè)計(jì)的頻率計(jì)，經(jīng)過驗(yàn)證，沒有問題

  標(biāo)簽： VHDL 語言 頻率計(jì)

  上傳時(shí)間： 2013-12-08

  上傳用戶：15736969615

• 基于fpga和sopc的用VHDL語言編寫的EDA8位16進(jìn)制頻率計(jì)免費(fèi)下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA8位16進(jìn)制頻率計(jì)

  標(biāo)簽： fpga VHDL EDA8 sopc

  上傳時(shí)間： 2016-02-04

  上傳用戶：myworkpost

• 基于fpga和sopc的用VHDL語言編寫的EDA等精度頻率設(shè)計(jì)免費(fèi)下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA等精度頻率設(shè)計(jì)

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時(shí)間： 2014-01-07

  上傳用戶：yepeng139

• 基于fpga和sopc的用VHDL語言編寫的EDA頻率測試與FPGA單片機(jī)通訊免費(fèi)下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA頻率測試與FPGA單片機(jī)通訊

  標(biāo)簽： fpga VHDL FPGA sopc

  上傳時(shí)間： 2014-08-08

  上傳用戶：lunshaomo

• 用VHDL語言描述和實(shí)現(xiàn)的一個(gè)交通燈控制器免費(fèi)下載

  資源簡介：用VHDL語言描述和實(shí)現(xiàn)的一個(gè)交通燈控制器，該交通燈系統(tǒng)為一個(gè)十字路口交通管理信號(hào)燈，用于主干道與鄉(xiāng)間公路的交叉路口，要求是優(yōu)先保證主干道的暢通，因此平時(shí)處于“主干道綠燈，鄉(xiāng)間道紅燈”狀態(tài)，只有在鄉(xiāng)間公路有車輛要穿行主干道時(shí)才將交通燈切向“主干...

  標(biāo)簽： VHDL 語言 交通燈控制器

  上傳時(shí)間： 2013-12-01

  上傳用戶：遠(yuǎn)遠(yuǎn)ssad

• 頻率計(jì)介紹了用VHDL語言編寫的頻率計(jì)的程序免費(fèi)下載

  資源簡介：頻率計(jì)介紹了用VHDL語言編寫的頻率計(jì)的程序，詳細(xì)編寫了如何測頻，如何計(jì)數(shù)頻率。

  標(biāo)簽： VHDL 頻率計(jì) 語言 編寫

  上傳時(shí)間： 2014-11-29

  上傳用戶：cazjing

• 這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器免費(fèi)下載

  資源簡介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。

  標(biāo)簽： VHDL 語言 編寫 參數(shù)

  上傳時(shí)間： 2015-08-23

  上傳用戶：xinyuzhiqiwuwu

• 該程序?yàn)橛?font style="color:red">VHDL語言編寫的彩燈控制程序！ 通過狀態(tài)機(jī)實(shí)現(xiàn)三個(gè)彩燈的狀態(tài)裝換免費(fèi)下載

  資源簡介：該程序?yàn)橛肰HDL語言編寫的彩燈控制程序！ 通過狀態(tài)機(jī)實(shí)現(xiàn)三個(gè)彩燈的狀態(tài)裝換，紅燈亮2秒，綠燈亮3秒，黃燈亮1秒！ 時(shí)鐘頻率為1HZ！ 通過該程序也可以改成交通燈的情況

  標(biāo)簽： VHDL 程序 狀態(tài) 彩燈控制

  上傳時(shí)間： 2014-01-03

  上傳用戶：qunquan

• 用VHDL語言描述AD0809芯片免費(fèi)下載

  資源簡介：用VHDL語言描述AD0809芯片，實(shí)現(xiàn)AD0809的功能

  標(biāo)簽： VHDL 0809 AD 語言

  上傳時(shí)間： 2016-12-19

  上傳用戶：731140412

• 本程序是用VHDL語言編寫的免費(fèi)下載

  資源簡介：本程序是用VHDL語言編寫的，其中包括并口通訊，DDS電機(jī)調(diào)速,編碼器信號(hào)處理等，對(duì)研究這方面的工程人員有一定參考作用

  標(biāo)簽： VHDL 程序 語言 編寫

  上傳時(shí)間： 2013-12-27

  上傳用戶：chenlong

• 該程序是用VHDL語言實(shí)現(xiàn)的揚(yáng)聲器程序免費(fèi)下載

  資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的揚(yáng)聲器程序，可以通過不同的按鍵控制發(fā)出不同頻率的聲音。

  標(biāo)簽： VHDL 程序 揚(yáng)聲器 語言

  上傳時(shí)間： 2014-01-23

  上傳用戶：xfbs821