viterbi譯碼算法是一種卷積碼的解碼算法。優點不說了。缺點就是隨著約束長度的增加算法的復雜度增加很快。約束長度N為7時要比較的路徑就有64條，為8時路徑變為128條。 (2<<(N-1))。所以viterbi譯碼一般應用在約束長度小于10的場合中。
先說編碼（舉例約束長度為7）：編碼器7個延遲器的狀態（0，1）組成了整個編碼器的64個狀態。每個狀態在編碼器輸入0或1時，會跳轉到另一個之中。比如110100輸入1時，變成101001（其實就是移位寄存器）。并且輸出也是隨之而改變的。
這樣解碼的過程就是逆過程。算法規定t時刻收到的數據都要進行64次比較，就是64個狀態每條路有兩條分支（因為輸入0或1），同時，跳傳到不同的兩個狀態中去，將兩條相應的輸出和實際接收到的輸出比較，量度值大的拋棄（也就是比較結果相差大的），留下來的就叫做幸存路徑，將幸存路徑加上上一時刻幸存路徑的量度然后保存，這樣64條幸存路徑就增加了一步。在譯碼結束的時候，從64條幸存路徑中選出一條量度最小的，反推出這條幸存路徑（叫做回溯），得出相應的譯碼輸出。
資源簡介：viterbi譯碼算法是一種卷積碼的解碼算法。優點不說了。缺點就是隨著約束長度的增加算法的復雜度增加很快。約束長度N為7時要比較的路徑就有64條，為8時路徑變為128條。 (2<<(N-1))。所以viterbi譯碼一般應用在約束長度小于10的場合中。 先說編碼（舉例約束長度...
上傳時間： 2016-08-08
上傳用戶：June
資源簡介：??? 在軟件無線電數字接收機中，從AD前端采集過來的數字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關的數字信號處理任務。因此合理的設計基于FPGA的DDC，以降低數字信號頻率，方便后端DSP實時完成相關的數字信號處理任務就顯得尤為重要。...
上傳時間： 2014-12-28
上傳用戶：432234
資源簡介：256級灰度LED點陣屏顯示原理及基于FPGA的電路設計
上傳時間： 2015-12-12
上傳用戶：hphh
資源簡介：256級灰度LED點陣屏顯示原理及基于FPGA的電路設計
上傳時間： 2016-05-05
上傳用戶：ddddddos
資源簡介：256級灰度LED點陣屏顯示原理及基于FPGA的電路設計
上傳時間： 2016-12-16
上傳用戶：kytqcool
資源簡介：256級灰度LED點陣屏顯示原理及基于FPGA的電路設計（zhz）
上傳時間： 2014-01-18
上傳用戶：洛木卓
資源簡介：該文檔為基于FPGA的UART設計的Verilog實現程序的簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-23
上傳用戶：
資源簡介：該文檔為基于FPGA的UART設計的Verilog實現程序簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-27
上傳用戶：默默
資源簡介：原版的外文書，基于FPGA的SDRAM設計，相信大家都會感興趣！
上傳時間： 2013-08-19
上傳用戶：heart_2007
資源簡介：??? 在軟件無線電數字接收機中，從AD前端采集過來的數字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關的數字信號處理任務。因此合理的設計基于FPGA的DDC，以降低數字信號頻率，方便后端DSP實時完成相關的數字信號處理任務就顯得尤為重要。...
上傳時間： 2013-11-20
上傳用戶：520
資源簡介：基于FPGA的信號采集及頻譜分析，用VHDL編寫，壓縮包里是Quartus下的工程。AD采樣用狀態機實現，并存入LPM_RAM。設計了一個UART模塊（也是狀態機實現的），可將數據發到ＰＣ機上。
上傳時間： 2017-09-26
上傳用戶：葉山豪
資源簡介：基于FPGA的系統設計和應用研究
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：基于FPGA的8051SOC設計
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：專輯類----可編程邏輯器件相關專輯 基于FPGA的系統設計和應用研究-72頁-3.1M.rar
上傳時間： 2013-04-24
上傳用戶：123456wh
資源簡介：專輯類----單片機專輯 基于FPGA的8051SOC設計-76頁-4.3M.rar
上傳時間： 2013-07-23
上傳用戶：zjf3110
資源簡介：專輯類-可編程邏輯器件相關專輯-96冊-1.77G 基于FPGA的系統設計和應用研究-72頁-3.1M.pdf
上傳時間： 2013-04-24
上傳用戶：2007yqing
資源簡介：專輯類-單片機專輯-258冊-4.20G 基于FPGA的8051SOC設計-76頁-4.3M.pdf
上傳時間： 2013-06-06
上傳用戶：liu_yuankang
資源簡介：用VHDL語言實現的基于FPGA的交換機設計
上傳時間： 2013-04-24
上傳用戶：歸海惜雪
資源簡介：基于FPGA的電子琴設計,基于FPGA的電子琴設計
上傳時間： 2014-01-17
上傳用戶：qwe1234
資源簡介：基于FPGA的8位乘法器代碼,可以進行四象限乘法
上傳時間： 2013-12-01
上傳用戶：youmo81
資源簡介：基于FPGA的電子琴設計的方案，實現了電子琴的基本功能，還實現了一些附加的功能。
上傳時間： 2016-05-03
上傳用戶：古谷仁美
資源簡介：基于FPGA的NCO設計,采用查表方法.八位地址線,一個周期采點256個,輸出八位數據.
上傳時間： 2016-05-29
上傳用戶：gundamwzc
資源簡介：基于FPGA的CPU設計 VHDL 編寫
上傳時間： 2016-07-14
上傳用戶：tzl1975
資源簡介：基于FPGA的SDRAM設計，相信大家都會感興趣！原版的外文書
上傳時間： 2016-07-18
上傳用戶：aa17807091
資源簡介：基于FPGA的crc設計，有一定的參考價值，寫的比較詳細
上傳時間： 2014-08-26
上傳用戶：csgcd001
資源簡介：<基于FPGA的嵌入式設計上的光盤的第四章第二個實驗
上傳時間： 2014-01-25
上傳用戶：黃華強
資源簡介：基于FPGA的停表設計vudl編寫，使用vhdl編寫的.v文件。
上傳時間： 2017-03-12
上傳用戶：lx9076
資源簡介：基于FPGA的秒表設計基于FPGA的秒表設計基于FPGA的秒表設計
上傳時間： 2017-05-18
上傳用戶：lht618
資源簡介：一種基于FPGA的CPU設計........
上傳時間： 2014-01-19
上傳用戶：wpt
資源簡介：基于FPGA的LCD1602驅動，Verilog代碼，已經調試成功
上傳時間： 2013-12-25
上傳用戶：sxdtlqqjl
