基于FPGA的信號(hào)采集及頻譜分析，用VHDL編寫，壓縮包里是Quartus下的工程。AD采樣用狀態(tài)機(jī)實(shí)現(xiàn)，并存入LPM_RAM。設(shè)計(jì)了一個(gè)UART模塊（也是狀態(tài)機(jī)實(shí)現(xiàn)的），可將數(shù)據(jù)發(fā)到ＰＣ機(jī)上。
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
資源簡介：
上傳時(shí)間：
上傳用戶：
