Verilog 程序例子 王金明：《Verilog HDL程序設(shè)計(jì)教程》程序例子，帶說明。
上傳時(shí)間： 2014-01-08
上傳用戶：star_in_rain
aes算法的verilog hdl實(shí)現(xiàn)，供給大家作為參考 。
上傳時(shí)間： 2013-12-18
上傳用戶：gundan
verilog HDL picoblaze07.3.20
標(biāo)簽： picoblaze verilog HDL 07
上傳時(shí)間： 2015-09-26
上傳用戶：zyt
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)• 測試• 實(shí)驗(yàn)》課程中多功能數(shù)字鐘實(shí)驗(yàn)所要求的所有功能和其它一些擴(kuò)展功能。包括：基本功能——以數(shù)字形式顯示時(shí)、分、秒的時(shí)間，小時(shí)計(jì)數(shù)器為同步24進(jìn)制，可手動(dòng)校時(shí)、校分；擴(kuò)展功能——仿廣播電臺(tái)正點(diǎn)報(bào)時(shí)，任意時(shí)刻鬧鐘（選做），自動(dòng)報(bào)整點(diǎn)時(shí)數(shù)（選做）；其它擴(kuò)展功能——顯示年月日（能處理大月小月，可手動(dòng)任意設(shè)置年月日），秒表（包括開始、暫停和清零）。
標(biāo)簽： Cyclone Verilog Altera 144C
上傳時(shí)間： 2015-09-27
上傳用戶：1051290259
TION ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily accumulate on the human body and test equipment and can discharge without detection. WARNING! Although the AD7008 features proprietary ESD protection circuitry, permanent damage may occur on devices subjected to high energy electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid performance degradation or loss of functionality.
標(biāo)簽： Electrostatic electrostatic discharge sensitive
上傳時(shí)間： 2014-01-12
上傳用戶：2467478207
verilog hdl教程135例，例子很好，對(duì)新學(xué)的很有幫助
上傳時(shí)間： 2015-09-30
上傳用戶：moshushi0009
GPR matlab The function should work with MATLAB v 5 and above. Please do not hesitate to contact me with any ideas for improving it or to point out any bugs that you find.
標(biāo)簽： function hesitate contact matlab
上傳時(shí)間： 2014-01-10
上傳用戶：zhoujunzhen
v n vb
標(biāo)簽： vb
上傳時(shí)間： 2015-10-01
上傳用戶：as275944189
用verilog實(shí)現(xiàn)rs232通信async_transmitter.v
標(biāo)簽： async_transmitter verilog 232 rs
上傳時(shí)間： 2013-12-17
上傳用戶：咔樂塢
mt48lc4m32b2.v 是128M sdram 中典型設(shè)計(jì)。。可以借鑒。
上傳時(shí)間： 2013-12-18
上傳用戶：zhenyushaw
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<pre id="iocua"></pre>