亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

modelsim使用入門（VHDL)

  • 詳細介紹modelsim的使用方法

    詳細介紹modelsim的使用方法，詳細的介紹modelsim使用方法

    標簽： modelsim 詳細介紹

    上傳時間： 2016-10-24

    上傳用戶：sssl

  • 介紹如何使用uvison2

    介紹如何使用uvison2，非常好的工具入門資料

    標簽： uvison2 如何使用

    上傳時間： 2014-08-26

    上傳用戶：開懷常笑

  • modelsim仿真流程

    modelsim仿真流程，附有兩個源碼（vhdl),做設計例子，按步驟操作并添加源碼，即可看到仿真波形輸出

    標簽： modelsim 仿真流程

    上傳時間： 2017-02-25

    上傳用戶：llandlu

  • ADS1256驅動程序（VHDL）

    本源碼 是使用VHDL語言編寫的ADS1256驅動程序，ADS1256是24位AD芯片，精度很高，采用SPI通信方式。經過測試，完全可用。測試時，需要 ADS1256 芯片 FPGA開發板，主頻40MHz。

    標簽： ads1256 vhdl SPI

    上傳時間： 2021-11-09

    上傳用戶：

  • 使用quartus開發通過VHDL語言實現的LPC時序

    使用quartus開發。該程序通過VHDL語言實現了LPC時序。

    標簽： quartus vhdl

    上傳時間： 2022-04-23

    上傳用戶：jiabin

  • （網盤）vivado 41講入門與提高 視頻教程

    第41講 Tcl在Vivado中的應用（7）：非工程模式下的設計流程管理第40講 Tcl在Vivado中的應用（6）：工程模式下的設計流程管理第39講 Tcl在Vivado中的應用（5）：使用Xilinx Tcl Store第38講 Tcl在Vivado中的應用（4）：嵌入自定義Tcl命令第37講 Tcl在Vivado中的應用（3）：使用Hook Script第36講 Tcl在Vivado中的應用（2）：定制報告第35講 Tcl在Vivado中的應用（1）：編輯網表第34講 利用Vivado IP Integrator進行設計開發第33講 功耗估計和優化第32講 UltraFast設計方法學（11）：時序收斂之10個時序收斂技巧第31講 UltraFast設計方法學（10）：時序收斂之時序約束基本準則第30講 UltraFast設計方法學（9）：理解實現策略第29講 UltraFast設計方法學（8）：在Vivado中使用設計規則檢查第28講 UltraFast設計方法學（7）：如何管理IP約束第27講 UltraFast設計方法學（6）：定義時鐘分組第26講 UltraFast設計方法學（5）：時序約束第25講 UltraFast設計方法學（4）：RTL代碼風格（2）第24講 UltraFast設計方法學（3）：RTL代碼風格（1）第23講 UltraFast設計方法學（2）：時鐘第22講 UltraFast設計方法學（1）：初識UltraFast第21講 綜合后的設計分析（2）：時序分析第20講 綜合后的設計分析（1）：資源與扇出分析第19講 約束的優先級第18講 設置偽路徑第17講 設置多周期路徑約束第16講 虛擬時鐘第15講 設置輸出延時約束第14講 設置輸入延時約束第13講 創建基本時鐘周期約束第12講 時序分析中的基本概念和術語第11講 與Vivado設計流程相關的一些技巧第10講 輸入/輸出和時鐘規劃第9講 編程與調試第8講 Vivado里最常用的5個Tcl命令第7講 增量實現第6講 實現第5講 綜合的基本設置和綜合屬性第4講 基于ModelSim的邏輯仿真（DEMO工程文件與第三講一致！）第3講 基于XSim的邏輯仿真第2講 用三個DEMO講解如何在設計中使用IP

    標簽： vivado

    上傳時間： 2022-06-13

    上傳用戶：jason_vip1

  • RS（255，223）譯碼器的FPGA實現及其性能測試

    　　本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現了流水線處理的RS(255,223)譯碼器。　 　本課題實現的RS(255,223)硬件譯碼器的性能在國內具有領先水平，對我國以后航天項目高速數據傳輸系統的設計有著很大的意義。　

    標簽： FPGA 255 223 譯碼器

    上傳時間： 2013-06-29

    上傳用戶：gokk

  • 基于FPGA的PCI接口的設計

    PCI（Peripheral Component Interconnect）局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點，在各種計算機總線標準占有重要地位，基于PCI標準的接口設計已經成為相關項目開發中的一個重要的選擇。 　　 目前，現場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應用。由于其具有規模大，開發過程投資小，可反復編程，且支持軟硬件協同設計等特點，因此已逐步成為復雜數字硬件電路設計的首選。 　　 PCI接口的開發有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實際需要的考慮，采用第二種方法進行設計。 　　 本論文采用自上而下（Top-To-Down）和模塊化的設計方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設計了一個PCI接口核，并通過自行設計的試驗板對其進行驗證。為使設計準確可靠，在具體模塊的設計中廣泛采用流水線技術和狀態機的方法。 　　 論文最終設計完成了一個33M32位的PCI主從接口，并把它作為以NIOSⅡ為核心的SOPC片內外設，與通用計算機成功進行了通訊。 　　 論文對PCI接口進行了功能仿真，仿真結果和PCI協議的要求一致，表明本論文設計正確。把設計下載進FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形，波形顯示PCI接口能夠滿足本設計中系統的需要。本文最后還給出試驗板的具體設計步驟及驅動程序的安裝。

    標簽： FPGA PCI 接口的設計

    上傳時間： 2013-07-28

    上傳用戶：372825274

  • 基于FPGA液晶控制器設計與實現（VHDL語言）

    基于FPGA液晶控制器設計與實現，采用VHDL硬件描述語言。

    標簽： FPGA VHDL 液晶 制器設計

    上傳時間： 2013-08-29

    上傳用戶：shen_dafa

  • VHDL實現：單片機與FPGA接口通信源文件

    程序主要用硬件描述語言（VHDL）實現：\r\n單片機與FPGA接口通信的問題

    標簽： VHDL FPGA 單片機 接口通信

    上傳時間： 2013-09-06

    上傳用戶：ddddddos

主站蜘蛛池模板： 正蓝旗| 垫江县| 凤山县| 五峰| 磴口县| 北安市| 南召县| 博白县| 古丈县| 微山县| 宁蒗| 浦城县| 友谊县| 乌拉特中旗| 安康市| 农安县| 七台河市| 巴彦县| 石门县| 葵青区| 灵川县| 错那县| 景宁| 承德县| 瓦房店市| 民丰县| 疏附县| 比如县| 西充县| 乌拉特中旗| 夏河县| 开原市| 松滋市| 秭归县| 鸡西市| 南华县| 鹤峰县| 扶沟县| 邳州市| 高州市| 长乐市|