This application note provides a functional des cription of VHDL and Verilog source code for a
標(biāo)簽： Verilog VHDL 曼徹斯特 編碼器
上傳時(shí)間： 2013-07-04
上傳用戶：李夢晗
周立功Verilog精華教程，歡迎下載學(xué)習(xí)用
標(biāo)簽： Verilog
上傳時(shí)間： 2013-08-04
上傳用戶：tedo811
這是一款相當(dāng)不錯(cuò)的VHDL和Verilog轉(zhuǎn)換軟件，希望對(duì)大家有所幫助。
標(biāo)簽： Verilog VHDL 轉(zhuǎn)換軟件
上傳時(shí)間： 2013-05-28
上傳用戶：www240697738
這是一款相當(dāng)不錯(cuò)的VHDL和Verilog轉(zhuǎn)換軟件。希望對(duì)大家有所幫助。
上傳時(shí)間： 2013-06-10
上傳用戶：aig85
verilog大量源程序，希望對(duì)大家有所幫助。。。。。。
標(biāo)簽： verilog 源程序
上傳時(shí)間： 2013-06-03
上傳用戶：ztj182002
·【原書名】 The Verilog Hardware Description Language(Fourth Edition) 【原出版社】 Kluwer Academic Publishers 【作者】 Donald E.Thomas &
標(biāo)簽： Verilog 硬件描述語言
上傳時(shí)間： 2013-04-24
上傳用戶：q123321
·HDL Chip Design
標(biāo)簽： nbsp Design Chip HDL
上傳時(shí)間： 2013-06-18
上傳用戶：lizhen9880
·IEEE Std 1364-2001 Standard Verilog hardware description language
標(biāo)簽： nbsp description Standard hardware
上傳時(shí)間： 2013-06-20
上傳用戶：蟲蟲蟲蟲蟲蟲
四位全加器verilog源碼，簡單實(shí)用！歡迎下載
標(biāo)簽： verilog 全加器 程序
上傳時(shí)間： 2013-05-16
上傳用戶：a6697238
verilog實(shí)現(xiàn)一個(gè)AGC模塊，信號(hào)輸入位寬16位，通過統(tǒng)計(jì)64個(gè)輸入完成其功率的統(tǒng)計(jì)，然后根據(jù)功率大小對(duì)信號(hào)進(jìn)行縮放。
標(biāo)簽： verilog AGC
上傳時(shí)間： 2013-06-09
上傳用戶：sc965382896
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
