這是我寫的一個關(guān)于fpga verilog的程序希望有對初學(xué)著有幫助
標(biāo)簽： verilog fpga 程序
上傳時間： 2013-08-23
上傳用戶：gundamwzc
fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)
標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時間： 2013-08-28
上傳用戶：zoudejile
Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。
標(biāo)簽： Verilog DDS 正弦信號發(fā)生器 模塊
上傳用戶：asdfasdfd
dds設(shè)計，花了一個星期做的,verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯。
標(biāo)簽： Verilog dds 波形 語言
上傳時間： 2013-08-30
上傳用戶：wentianyou
用Verilog實現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳用戶：xingyuewubian
verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM
標(biāo)簽： verilog I2c 編寫 協(xié)議
上傳時間： 2013-08-31
上傳用戶：csgcd001
這是一個FPGA的實驗源碼，可以實現(xiàn)對一段音樂的播放。用Verilog語言編寫的，對初學(xué)者會有一定的幫助。
標(biāo)簽： Verilog FPGA 音樂播放 實驗
上傳時間： 2013-09-01
上傳用戶：13215175592
采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來
標(biāo)簽： Verilog FPGA 語言 控制
上傳用戶：喵米米米
pc104接口的verilog代碼，僅供參考
標(biāo)簽： verilog 104 pc 接口
上傳時間： 2013-09-03
上傳用戶：chukeey
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序
標(biāo)簽： XILINXCPLD verilog 232 RS
上傳用戶：gps6888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
