按照公安部規(guī)定，我國從 2004 年開始換發(fā)第二代居民身份證，預(yù)計到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲有姓名、性別等9項信息。本課題設(shè)計出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進(jìn)行無線傳輸。 本文以該閱讀器的設(shè)計為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細(xì)介紹了該閱讀器的硬件設(shè)計方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計方法，同時也簡單介紹了硬件的焊接和調(diào)試過程。 4．詳細(xì)介紹了該閱讀器的軟件設(shè)計方法，包括：讀卡模塊驅(qū)動程序、GPRS 模塊驅(qū)動程序、人機(jī)對話模塊驅(qū)動程序、I/O 口驅(qū)動程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運行，對閱讀器進(jìn)行了各種功能測試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機(jī)接口功能。 通過功能測試，該閱讀器能準(zhǔn)確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機(jī)操作、無線傳輸、小巧靈便的優(yōu)點。由于該閱讀器軟件采用模塊化的設(shè)計方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時間： 2013-06-10
上傳用戶：爺?shù)臍赓|(zhì)
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機(jī)讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進(jìn)行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
標(biāo)簽： I2C 隨機(jī) 讀寫 串行總線接口
上傳時間： 2013-06-08
上傳用戶：再見大盤雞
正交頻分復(fù)用(OFDM，Orthogonal Frequency Division Multiplexing)技術(shù)作為一種可以有效對抗信號波形間干擾的高速傳輸技術(shù)，引起了廣泛關(guān)注。它利用許多并行的、傳輸?shù)退俾蕯?shù)據(jù)的子載波來實現(xiàn)高速率的通信。它的特點是各子載波相互正交，所以擴(kuò)頻調(diào)制后的頻譜可以相互重疊，不但減小了子載波問的相互干擾，還大大提高了頻譜利用率。由于OFDM的高頻譜利用率、易于硬件實現(xiàn)、對抗頻率選擇性衰落和窄帶干擾的能力突出等優(yōu)點，它成為第四代移動通信的首選技術(shù)，是當(dāng)前移動通信技術(shù)研究的熱點問題。 本文概括的介紹了OFDM系統(tǒng)的基本概念、基本工作原理和關(guān)鍵技術(shù)，重點討論了如何在FPGA上實現(xiàn)OFDM低中頻收發(fā)信機(jī)。基于這些理論知識，確定了OFDM低中頻收發(fā)信機(jī)系統(tǒng)實現(xiàn)方案，并選擇ALTERA公司的Cyclone
標(biāo)簽： FPGA OFDM 全數(shù)字 收發(fā)信機(jī)
上傳時間： 2013-06-29
上傳用戶：水瓶kmoon5
Verilog入門教程，絕對超值 剛起步的人可以來看看
標(biāo)簽： VERILOG
上傳時間： 2013-05-29
上傳用戶：siguazgb
運用Verilog語言來實現(xiàn)在FPGA的中值濾波
標(biāo)簽： Verilog FPGA 中值濾波 程序
上傳時間： 2013-08-04
上傳用戶：yd19890720
Summit Design公司基于ESL設(shè)計產(chǎn)品的最新Visual Elite圖像產(chǎn)品具有Advanced SystemC建模及分析功能。該工具的最新版本包括原始SystemC構(gòu)造，允許用戶在SystemC內(nèi)建模并驗證設(shè)計。 該工具的HDL版本可幫助門級設(shè)計師們學(xué)習(xí)用Verilog和VHDL設(shè)計。最新版本的Visual Elite可幫助硬件設(shè)計師們和C/C++編程者迅速使用SystemC語言創(chuàng)建系統(tǒng)。Visual Elite 允許用戶熟悉語言后，使用預(yù)建圖形模塊創(chuàng)建系統(tǒng)并自行創(chuàng)建文本模塊。 該工具的瀏覽器
上傳時間： 2013-04-24
上傳用戶：東大小布
Mentor Graphics HDL Designer 工具套件，為客戶帶來生產(chǎn)力更高的設(shè)計輸入、分析與管理功能，包括更強(qiáng)大的聯(lián)機(jī)資料表格，無論設(shè)計復(fù)雜性如何，都能迅速建立高品質(zhì)且結(jié)構(gòu)良好的硬件描述語言。HDL Designer Series可協(xié)助工程師迅速輸入和分析復(fù)雜的ASIC、FPGA和系統(tǒng)單芯片設(shè)計，讓客戶新產(chǎn)品于更短時間內(nèi)上
標(biāo)簽： Designer 2010.2 Series HDL
上傳時間： 2013-08-05
上傳用戶：hustfanenze
ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機(jī) 方式
上傳時間： 2013-07-14
上傳用戶：來茴
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器
上傳時間： 2013-04-24
上傳用戶：zukfu
ALDEC公司的Active-HDL是一個開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計輸入可以原理圖或硬件描述語言或有限狀態(tài)機(jī) 方式
上傳時間： 2013-05-29
上傳用戶：1583060504
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
