久久密一区二区三区,国产精品vvv,国产成人一区二

Verilog HDL代碼書寫規范

MIMO-GMC系統中Turbo譯碼器的設計及FPGA實現

Turbo碼是一類并行級聯的系統卷積碼，它是在綜合級聯碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎上的一種創新。Turbo碼的基本原理是通過對編碼器結構的巧妙設計，多個子碼通過交織器隔離進行并行級聯編碼輸出，增大了碼距。譯碼器則以類似內燃機引擎廢氣反復利用的機理進行迭代譯碼以反復利用有效信息流，從而獲得卓越的糾錯能力。計算機仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優越，而且具有很強的抗衰落、抗干擾能力，當交織長度足夠長時，其糾錯性能接近香農極限。 FPGA(FieldProgrammableGateArray)，即現場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。FPGA技術具有大規模、高集成度、高可靠性、設計周期短、投資小、靈活性強等優點，逐步成為復雜數字硬件電路設計的理想選擇。本論文以東南大學移動通信實驗室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統的迭代接收機中所采用的外信息保留和聯合檢測譯碼迭代的特點，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設計。整個譯碼器模塊的設計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實現。

標簽： MIMO-GMC Turbo FPGA

上傳時間： 2013-04-24

上傳用戶：shanml
verilog代碼

幾個較基礎和實用的Verilog代碼，適于初學者使用

標簽： verilog 代碼

上傳時間： 2013-04-24

上傳用戶：Amygdala
用Verilog實現的以太網接口

用Verilog實現的以太網接口!!!!!!!!!!!!!!!!!!

標簽： Verilog 以太網接口

上傳時間： 2013-07-13

上傳用戶：LSPSL
i2c verilog

I2C控制的VERILOG原碼。從國外網站搞來的，比較實用。

標簽： verilog i2c

上傳時間： 2013-04-24

上傳用戶：aappkkee
verilog超詳細教程

詳細介紹verilog的編程，從初級道高級的進階，也可日后作為工具書進行查詢

標簽： verilog 教程

上傳時間： 2013-04-24

上傳用戶：a673761058
DVBH發射端信道內碼和調制部分的FPGA設計和實現

數字電視技術和超大規模深亞微米的系統級芯片設計技術是當前信息產業中最受關注的兩個方向。它們的交叉就是數字電視應用中的一系列系統級芯片和超深亞微米專用集成電路。其中信道處理系統及其相關芯片更是集中了數字信號處理前向糾錯編解碼等數字電視傳輸的核心技術，成為設計和開發整個數字電視系統的關鍵之一。數字高清晰度電視(Digital HDTV)做為第三代電視標準，已成為當今世界高技術競爭的焦點，本文正是從這個交叉點上出發對DVB-H(Digital Video Broadcasting-Handheld)標準中所涉及的信道編碼和調制部分進行了研究，重點分析了信道內編碼部分的硬件優化實現。本項目完成了DVB-H傳輸系統信道編碼的FPGA硬件設計和實現，系統所有FPGA硬件電路設計采用了Veillog HDL語言編寫。同時對清華大學數字電視地面傳輸標準DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關鍵技術做了研究，與DVB標準中的相關技術做了對比。本文首先對DVB．H以及COFDM的相關理論進行介紹和研究。然后針對DVB-H信道編碼調制器中的部分核心算法的FPGA設計和實現進行了詳細的研究工作，包括外編碼、內編碼(卷積刪余)、內交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調制的部分設計等。相應地對DVB-H信道解碼解調器中的部分算法的FPGA設計的研究工作做了描述，包括符號解交織和比特解交織。同時對清華大學數字電視地面傳輸標準DMB-T外接收機中頻域和時域解交織模塊的FPGA設計實現做了描述。筆者在項目中完成的主要工作有： (1)與項目組成員合作制定系統框架，劃分模塊。 (2)對所負責的模塊，包括外編碼、內編碼(卷積刪余)、內交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調制的算法進行研究并加以優化，建立軟件仿真模型，進行FPGA設計，仿真和實現。

標簽： DVBH FPGA 發射端信道

上傳時間： 2013-06-10

上傳用戶：rockjablew
基于Verilog語言的實用FPGA設計(美）科夫曼

基于Verilog語言的實用FPGA設計(美),國外verilog標準權威教材，現貢獻出來，不下別后悔~~

標簽： Verilog FPGA 語言

上傳時間： 2013-04-24

上傳用戶：zhyiroy
verilog lcd1602顯示

基于verilog的lcd1602顯示基于verilog的lcd1602顯示基于verilog的lcd1602顯示

標簽： verilog 1602 lcd

上傳時間： 2013-04-24

上傳用戶：懶龍1988
基于FPGA的JPEG圖像壓縮芯片設計

該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設計并實現符合JPEG靜態圖象壓縮算法基本模式標準的圖象壓縮芯片.在簡要介紹JPEG基本模式標準和FPGA設計流程的基礎上,針對JPEG基本模式硬件編碼器傳統結構的缺點,提出了一種新的改進結構.JPEG基本模式硬件編碼器改進結構的設計思想、設計結構和Verilog設計實現在其后章節中進行了詳細闡述,并分別給出了改進結構中各個模塊的單獨測試結果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應的圖像壓縮速度和圖象質量指標,并與軟件壓縮的速度和結果做了對比,提出了未來的改進建議.

標簽： FPGA JPEG 圖像壓縮芯片設計

上傳時間： 2013-04-24

上傳用戶：Andy123456
華為verilog教程.pdf

華為verilog教程，學習verilog快速入門

標簽： verilog 華為教程

上傳時間： 2013-07-18

上傳用戶：crazykook

主站蜘蛛池模板：灵台县| 吴堡县| 安宁市| 上高县| 巴彦县| 桐庐县| 阿荣旗| 平凉市| 长治市| 穆棱市| 宝山区| 濮阳县| 高唐县| 壤塘县| 东乡县| 巴林左旗| 肃宁县| 桂林市| 平原县| 大港区| 张家界市| 黎川县| 分宜县| 东安县| 化德县| 通城县| 陇西县| 公安县| 香格里拉县| 扬州市| 宣城市| 双牌县| 怀远县| 铁岭市| 临沭县| 远安县| 岢岚县| 碌曲县| 陇西县| 湖州市| 晋中市|

<label id="llrqy"></label>_{<label id="llrqy"></label>}