一篇介紹基于FPGA的UART電路的設(shè)計(jì)的文章。
標(biāo)簽： FPGA UART 電路
上傳時(shí)間： 2013-12-14
上傳用戶：蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)蟲(chóng)
用FPGA 實(shí)現(xiàn)全雙工異步串口（UART），與PC 機(jī)通信。1 位起始位；8 位數(shù)據(jù)位；一個(gè)停止位；無(wú)校驗(yàn)位；波特率為2400、4800、9600、11520 任選或可變（可用按鍵控制波特率模式）。
標(biāo)簽： FPGA UART 全雙工 異步串口
上傳時(shí)間： 2013-12-23
上傳用戶：無(wú)聊來(lái)刷下
uart的FPGA模塊，基于VHDL、verilog語(yǔ)言
標(biāo)簽： uart FPGA 模塊
上傳時(shí)間： 2016-02-16
上傳用戶：xiaoyunyun
UART參考設(shè)計(jì)帶緩存用于Xinlix用于FPGA
標(biāo)簽： Xinlix UART FPGA 參考設(shè)計(jì)
上傳時(shí)間： 2014-01-14
上傳用戶：開(kāi)懷常笑
一個(gè)UART的FPGA core，附有詳細(xì)的代碼閱讀筆記
標(biāo)簽： UART FPGA core
上傳時(shí)間： 2014-01-26
上傳用戶：fnhhs
uart串口通信程序 用VERILOG HDL 編寫(xiě) 可以有效應(yīng)用于FPGA上
標(biāo)簽： VERILOG uart FPGA HDL
上傳時(shí)間： 2014-01-04
上傳用戶：頂?shù)弥?/p>
一個(gè)用verilog實(shí)現(xiàn)的fpga上的uart接口模塊，包括測(cè)試模塊和實(shí)體，并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。
標(biāo)簽： verilog fpga uart 接口模塊
上傳時(shí)間： 2014-07-19
上傳用戶：gengxiaochao
基于FPGA的uart控制器，波特率可選，VHDL編程，Quartusii 6.0 平臺(tái)，vhdl語(yǔ)言編程
標(biāo)簽： FPGA uart 控制器
上傳時(shí)間： 2014-11-23
上傳用戶：2525775
藍(lán)牙HCI—UART與并口的FPGA控制接口設(shè)計(jì)
標(biāo)簽： FPGA UART HCI 藍(lán)牙
上傳時(shí)間： 2016-11-05
上傳用戶：gxrui1991
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功
標(biāo)簽： verilog FPGA uart 控制器
上傳時(shí)間： 2016-12-09
上傳用戶：songyue1991
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
