H.264/AVC是ITU-T和ISO聯合推出的新標準,采用了近幾年視頻編碼方面的先進技術,以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標,作者負責系統架構設計,軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估,算法特點的分析,同時考慮到編碼器系統的可伸縮性,可擴展性,本文采用了DSP+FPGA的系統架構。DSP充當核心處理器,而FPGA作為協處理器,針對編碼器中最復雜耗時的模塊一運動估計模塊,設計相應的硬件加速引擎,以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案,其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計,同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預測,可以改善運動補償精度,提高圖像質量和編碼效率,但同時也大大增加了編碼器的復雜度,因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現,包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中,將多處理器技術和流水線技術相結合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結構以提供高數據吞吐量,滿足運算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環境下建立測試平臺,完成了對整個設計的RTL級的仿真驗證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化,從而使工作頻率最終達到134MHz,分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間: 2013-07-24
上傳用戶:sn2080395
現代IC設計中,隨著設計規模的擴大和復雜度的增長,驗證成為最嚴峻的挑戰之一。在現代ASIC設計中,很難用單一的驗證方法來對復雜芯片進行有效的驗證,為了將設計錯誤減少到可接受的最小量,需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中,使用了多種驗證技術和方法,并將FPGA驗證作為ASIC驗證的重要補充,加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構,結合選用的Xilinx的Virtex
上傳時間: 2013-04-24
上傳用戶:003030
現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發展,使設計電路的規模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。FFT已經成為現代數字信號處理的核心技術之一,因此對FFT算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現FFT算法,研制具有自主知識產權的FFT信號處理器。該設計采用高效基-16算法實現了一種4096點FFT復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優勢下,比傳統的基-16算法節省了75%的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個FFT處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優化,并完成了處理器體系結構的設計;在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發環境中實現了處理器各個模塊的RTL設計:隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設計實現。 經過仿真驗證,本文所設計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
上傳時間: 2013-04-24
上傳用戶:科學怪人
軟件開發環境:ISE 7.1i 硬件開發環境:紅色颶風II代-Xilinx版 1. 本實例用于控制開發板上面的SDRAM完成讀寫功能; 先向SDRAM里面寫數據,然后再將數據讀出來做比較,如果不匹配就通過LED變亮顯示出來,如果一致,LED就不亮。 2. part1目錄是使用Modelsim仿真的工程; 3. part2目錄是在開發版上面驗證的工程; 2.1. part1_32目錄是4m32SDRAM的仿真工程; 2.2. part1_16目錄是4m16SDRAM的仿真工程; \model文件夾里面是仿真模型; \rtl文件夾里面是源文件; \sim文件夾里面是仿真工程; \test_bench文件夾里面是測試文件; \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調試下載文件。
上傳時間: 2013-04-24
上傳用戶:ZJX5201314
隨著電子技術和集成電路技術的飛速發展,數字信號處理已經廣泛地應用于通信、信號處理、生物醫學以及自動控制等領域中。離散傅立葉變換(DFT)及其快速算法FFT作為數字信號處理中的基本變換,有著廣泛的應用。特別是近年來,基于FFT的ODFM技術的興起,進一步推動了對高速FFT處理器的研究。 FFT 算法從出現到現在已有四十多年代歷史,算法理論已經趨于成熟,但是其具體實現方法卻值得研究。面向高速、大容量數據流的FFT實時處理,可以通過數據并行處理或者采用多級流水線結構來實現。特別是流水線結構使得FFT處理器在進行不同點數的FFT計算時可以通過對模塊級數的控制很容易的實現。 本文在分析和比較了各種FFT算法后,選擇了基2和基4混合頻域抽取算法作為FFr處理器的實現算法,并提出了一種高速、處理點數可變的流水線結構FFT處理器的實現方法。利用這種方法實現的FFT處理器成功的應用到DAB接收機中,RTL級仿真結果表明FFT輸出結果與C模型輸出一致,在FPGA環境下仿真波形正確,用Ouaaus Ⅱ軟件綜合的最高工作頻率達到133MHz,滿足了高速處理的設計要求。
上傳時間: 2013-05-29
上傳用戶:GavinNeko
可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統具有很好的糾錯能力,如使用差錯控制編碼。自仙農定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復雜度大,導致其譯碼延時大,故而在工程中的應用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數和最大迭代次數均為4時,可支持8.2Mbps的編譯碼數掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC/PHY和PCI接口,很好地滿足了通信系統需求。系統測試結果表明,本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現,分別介紹了編碼器和譯碼器的RTL設計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構,使用SOC架構處理系統和基于NIOSII處理器和uC/0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。
上傳時間: 2013-04-24
上傳用戶:ziyu_job1234
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術,設計了一種便攜式的振動頻譜分析儀,用于旋轉機械的故障監測和診斷。以SOPC技術為手段,將信號采集和信號處理電路通過可編程片上系統來實現,其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計,通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械,這類設備的異常振動往往會影響正常工作,嚴重時還會出現各種重大事故,該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測,運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一,利用FPGA對ADC芯片的工作進行控制,使其在規定的時間內與DSP模塊進行數據交換,并對ADC各引腳時序進行控制,使兩者協調同步工作,編制了相應的VHDL語言程序。其二,采用SOPC Builder設計開發,實現了基于NIOS Ⅱ的32位CPU軟核,創建了相應的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強大功能進行DSP模塊設計,開發出了FIR和FFT等功能模塊,并且添加到SOPC系統中,使其可以由NIOS Ⅱ很容易的調用。其四,在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統,提高了整個系統的穩定性,并且降低了開發難度,提高了系統升級的能力。由于整個設計是基于FPGA開發的,所以該系統包括了所有FPGA系統的特點,包括并行的DSP處理、在系統可編程、升級簡單等特點,極易使設計產品化。
上傳時間: 2013-04-24
上傳用戶:amandacool
目前對數字化音頻處理的具體實現主要集中在以DSP或專用ASIC芯片為核心的處理平臺的開發方面,存在著并行處理性能差,系統升級和在線配置不靈活等缺點。另一方面現有解決方案的設計主要集中于處理器芯片,而對于音頻編解碼芯片的關注度較低,而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數字化音頻處理平臺進行了研究,主要內容包括: 1、提出了基于FPGA的通用音頻處理平臺,該方案有別于現有的基于MCU、DSP和其它專用ASIC芯片的方案,論證了基于FPGA的音頻處理系統的結構及設計工作流程,并對嵌入式音頻處理系統專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路,并將設計思路得以實現。完成了FPGA的設計及實現過程,包括:系統整體分析,設計流程分析,配置模塊和數據通信模塊的RTL實現等;解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題;給出配置和數據通信模塊的功能方框圖;從多個角度完善PCB板設計,給出了各個系統組成部分的詳細設計方案和硬件電路原理圖,并附有PCB圖。 3、建立了實驗和分析環境,完成了各項實驗和分析工作,主要包括:PCB板信號完整性分析和優化,FPGA系統中各個功能模塊的實驗與分析等。實驗和分析結果論證了系統設計的合理性和實用性。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明,本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數字化音頻處理系統完全可以實現音頻信號的數字化處理,從而可以將FPGA在數字信號處理領域的優點充分發揮于音頻信號處理領域。
上傳時間: 2013-06-09
上傳用戶:gaojiao1999
內部存儲器負責計算機系統內部數據的中轉、存儲與讀取,作為計算機系統中必不可少的三大件之一,它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”,所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上,因此內存性能的好壞,直接影響到系統的穩定性和運行性能。在當今的電子系統設計中,內存被使用得越來越多,并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大,同時由于競爭的加劇以及利潤率的下降,人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢,設計和實現大容量高速讀寫的內存顯得尤為重要。因此,近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化,從技術上也就有了從DRAM到SDRAM,再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比,DDR2 SDRAM存儲器在獲得大容量和高速率的同時,對存儲器的接口設計也提出了更高的要求,其接口設計復雜度也大幅增加。一方面,由于I/O塊中的資源是有限的,數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現,設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面,不得不處理好與DDR2接口有關的時序問題(包括溫度和電壓補償)。要正確的實現DDR2接口需要非常細致的工作,并在提供設計靈活性的同時確保系統性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源,從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行,并正確連接到FPGA上,經過仔細仿真,然后在硬件中驗證,以確保存儲器接口系統的可靠性。
上傳時間: 2013-06-08
上傳用戶:fairy0212
隨著人們對無線通信需求和質量的要求越來越高,無線通信設備的研發也變得越來越復雜,系統測試在整個設備研發過程中所占的比重也越來越大。為了能夠盡快縮短研發周期,測試人員需要在實驗室模擬出無線信道的各種傳播特性,以便對所設計的系統進行調試與測試。無線信道仿真器是進行無線通信系統硬件調試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考,采用基于Jakes模型的改進算法,使用Altera公司的StratixⅡ EP2S180模擬實現了頻率選擇性衰落信道。信道仿真器實現了四根天線數據的上行接收,每根天線由八條可分辨路徑,每條可分辨路徑由64個反射體構成,每根天線可分辨路徑和反射體的數目可以獨立配置。通過對每個反射體初始角度和初始相位的設置,并且保證反射體的角度和相位是均勻分布的隨機數,可以使得同一條路徑不同反射體之間的非相關特性,得到的多徑傳播信道是一個離散的廣義平穩非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數據傳輸環境,上行數據由后臺產生后儲存在單板上的SDRAM中。啟動測試之后,上行數據在CPU的控制下通過信道仿真器,然后送達基帶處理板解調,最后測試數據的誤碼率和誤塊率,從而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141協議中對通信設備測試的要求和無線信道自身的特點,完成了對無線信道仿真器系統設計方案的吸收和修改。 其次,針對FPGA內部資源結構,研究了信道仿真器FPGA實現過程中的困難和資源的消耗,進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發、仿真、綜合和板上調試;完成了FPGA和后臺軟件的聯合調試;完成了兩天線到四天線的改版工作,使FPGA內部的工作頻率翻了一倍,大幅降低了FPGA資源的消耗。 最后,在完成無線信道仿真器的硬件設計之后,對無線信道仿真器的測試根據3GPP TS 25.141 V6.13.0協議中的要求進行,即在數據誤塊率(BLER)一定的情況下,對不同信道傳播環境和不同傳輸業務下的信噪比(Eb/No)進行測試,單天線和多天線的測試結果符合協議中規定的信噪比(Eb/No)的要求。
上傳時間: 2013-04-24
上傳用戶:小楊高1