本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項目“計算機(jī)視覺及其芯片化實現(xiàn)”的一部分，主要完成計算機(jī)視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實時采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計算機(jī)視覺系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計算機(jī)視覺系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設(shè)計方案用于實現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點設(shè)計了多種采用FPGA實現(xiàn)的圖像濾波算法，并對硬件算法進(jìn)行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結(jié)果，在此基礎(chǔ)上對各種算法的效果進(jìn)行直觀的比較。 文中，預(yù)處理算法的實現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點及優(yōu)勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現(xiàn)，從而簡化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實現(xiàn)為“計算機(jī)視覺及其芯片化實現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
上傳時間： 2013-04-24
上傳用戶：我好難過
Borland C++ Builder Compiler 是一個BC 編譯器。它是用來優(yōu)化BC 開發(fā)系統(tǒng)的工具。它包括最后版本的ANSI/ISO C++ 語言的支持，包括RTL，C++ 的STL框架結(jié)構(gòu)支持
上傳時間： 2013-05-22
上傳用戶：ardager
隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達(dá)信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計成為了FPGA系統(tǒng)設(shè)計的發(fā)展趨勢。本文針對常見雷達(dá)信號處理模塊的FPGA模型化實現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設(shè)計方法進(jìn)行了研究，給出了模型化設(shè)計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對FIR濾波器進(jìn)行了模型化設(shè)計并同RTL(寄存器傳輸級)設(shè)計方法進(jìn)行對比，全面分析了模型化設(shè)計方法和RTL設(shè)計方法的優(yōu)缺點。然后在簡明闡述雷達(dá)信號處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號處理模塊進(jìn)行了自頂向下的模型化設(shè)計。在Simulink中進(jìn)行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時序仿真分析。關(guān)鍵詞：雷達(dá)信號處理 FPGA 模型化設(shè)計 System Generator AccelDSP
上傳時間： 2013-07-25
上傳用戶：zhangsan123
感謝你對Vivado HLS也就是XILINX’s 高層次綜合解決方案有興趣，這個解決方案綜合c，c++和系統(tǒng)c代碼成Verilog和VHDL RTL結(jié)構(gòu)。
標(biāo)簽： Vivado
上傳時間： 2013-04-24
上傳用戶：哇哇哇哇哇
本文設(shè)計的FPGA模塊需要對GPS、便攜打印機(jī)和串口數(shù)據(jù)進(jìn)行處理，將詳細(xì)介紹如何設(shè)計FPGA和不同外設(shè)之間的數(shù)據(jù)傳輸。同時，在RTL編碼中，編寫使綜合與布局布線效果更佳的代碼。
上傳時間： 2013-08-16
上傳用戶：bruce5996
在數(shù)字電路的設(shè)計中，時序設(shè)計是一個系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計方法中，對時序控制的抽象度也相應(yīng)提高，因此在設(shè)計中較難把握，但在理解RTL電路時序模型的基礎(chǔ)上，采用合理的設(shè)計方法在設(shè)計復(fù)雜數(shù)字系統(tǒng)是行之有效的，通過許多設(shè)計實例證明采用這種方式可以使電路的后仿真通過率大大提高，并且系統(tǒng)的工作頻率可以達(dá)到一個較高水平
標(biāo)簽： 數(shù)字電路
上傳時間： 2013-08-18
上傳用戶：nairui21
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-08-20
上傳用戶：herog3
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標(biāo)簽： Efficient Verilog Digital Coding
上傳時間： 2013-11-22
上傳用戶：han_zh
為了滿足現(xiàn)代高速通信中頻率快速轉(zhuǎn)換的需求，基于坐標(biāo)旋轉(zhuǎn)數(shù)字計算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接數(shù)字頻率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）電路設(shè)計方案。采用MATLAB和Xilinx System Generator開發(fā)工具搭建電路的系統(tǒng)模型，通過現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）完成電路的寄存器傳輸級（RTL，Register Transfer Level）驗證，仿真結(jié)果表明電路設(shè)計具有很高的有效性和可行性。
標(biāo)簽： CORDIC ODDFS 算法 電路設(shè)計
上傳時間： 2013-11-09
上傳用戶：hfnishi
為了實現(xiàn)直流電源的監(jiān)控，提出了一種具有USB HID數(shù)據(jù)通信功能的直流電源設(shè)計方案。詳細(xì)論述了基于STM32 USB固件庫（USB-FS Device library V3.3）的自定義HID類下位機(jī)的實現(xiàn)，介紹了如何在VC2010集成開發(fā)環(huán)境中編寫多線程上位機(jī)程序并運用PlotLab（一個快速信號繪圖和可視化的VCL組件）顯示實時波形，最后再以實驗開發(fā)板和PC實現(xiàn)了HID數(shù)據(jù)通信，證明了此監(jiān)控設(shè)計方案的可行性。
標(biāo)簽： USB HID 數(shù)據(jù)通信 直流電源
上傳時間： 2013-10-17
上傳用戶：13162218709
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="g4geo"></rt>