時鐘和復位模塊的仿真程序設計，用MODELsim仿真
標簽： 時鐘 復位 仿真 模塊
上傳時間： 2013-12-21
上傳用戶：ls530720646
I2c中通信的從機發送和接收信息的Verilog程序測試模塊，用MODELsim仿真通過
標簽： Verilog I2c 通信 發送
上傳時間： 2014-01-26
上傳用戶：tuilp1a
此代碼實現不同圖像顏色制式之間的相互轉換，如XYZ<->RGB, 不同標準的RGB<->RGB 以及RGB<->YCbCr之間的轉換，包內含有matlab仿真代碼m文件、VHDL代碼.v文件以及MODELsim仿真的testbench文件，相信對大家有一定的幫助
標簽： 代碼 圖像 制式 轉換
上傳時間： 2016-05-26
上傳用戶：klin3139
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設計中優點， 然后結合FSK 信號的產生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發生器模 型，以及對FSK 信號發生器模型進行算法級仿真和生成VHDL 語言的方法，并在MODELsim 中對FSK 信號發生器進行RTL 級仿真，最后介紹了在FPGA 芯片中實現FSK 信號發生器的設 計方法。
標簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-11-29
上傳用戶：熊少鋒
駿龍提供的最新quartus8.0的license，包括Quartus II 8.0，NIOS II 8.0（在Quartus II的license里面），DSP Builde 8.0，MODELsim-Altera 6.1g (Quartus II 8.0)，新Quartus II的license支持遠程桌面訪問的功能。
標簽： quartus license 8.0
上傳時間： 2013-12-28
上傳用戶：wcl168881111111
應用VHDL編寫程序， 利用MODELsim仿真CPU
標簽： VHDL 編寫 程序
上傳時間： 2016-07-24
上傳用戶：ccclll
這是基于verilog語言寫的，是基于fpga的數字鎖相環的設計，用MODELsim打開
標簽： verilog 語言
上傳時間： 2014-01-24
上傳用戶：yangbo69
數字系統CAD 開發平臺實驗部分共有6 個實驗，內容覆蓋了ISE 的設計使用、片內邏 輯分析儀ChipScope 的使用、設計仿真工具MODELsim 的使用、以及嵌入式系統設計工具EDK的使用等內容。在每個實驗的說明中分別介紹它們的使用。 包括： 實驗一、7 段數碼管顯示簡單的時鐘 實驗二、設計串口與計算機通信 實驗三、A/D 采樣模塊設計 實驗四、使用DAC7634 設計頻率發生器 實驗五、頻率發生器的設計與仿真 實驗六、應用嵌入式系統設計基本的串口收發程序 實驗七、視頻解碼和圖像顯示
標簽： CAD 實驗 數字系統 開發平臺
上傳時間： 2013-12-30
上傳用戶：sardinescn
上傳的是WIMAX系統中，CTC譯碼算法的仿真程序，基于MODELsim
標簽： WIMAX
上傳時間： 2016-08-27
上傳用戶：lanhuaying
本實驗教程選用Xilinx公司的產品X9572，與之配套的開發軟件為ISE4.1i，可進行原理圖的輸入和VHDL硬件描述語言的輸入，并且可利用MODELsim進行功能仿真和時序仿真。
標簽： Xilinx X9572 實驗教程
上傳時間： 2016-09-05
上傳用戶：lgnf
蟲蟲下載站版權所有 京ICP備2021023401號-1
