通過對LCD1602/LCD12864顯示模塊控制時序和指令集的對比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設計．所設計的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數配置便可以驅動LCD1602/LCD12864模塊實現字符或圖形的實時顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗證．
上傳時間： 2014-06-23
上傳用戶：hasan2015
提出一種以現場可編程門陣列（FPGA）為硬件核心的鋼絲繩漏磁無損檢測系統設計方案，設計了外圍電路并對嵌入式IP軟核進行了配置，利用C語言和VHDL硬件描述語言編寫了檢測系統軟件程序。實驗表明該系統具有功耗低、運算能力強、精度高、便于攜帶等優點。
上傳時間： 2013-11-17
上傳用戶：taozhengxin
ISE_IP核創建教程及DDR3_ip核使用注意事項
上傳時間： 2013-11-11
上傳用戶：lmeeworm
1．設計（論文）的主要任務及目標 ?。?） 研究SOPC理論如何應用于以太網終端設計； ?。?） 研究如何使用EDK軟件和IP核搭建整個設計硬件結構； （3） 在開發板上實現以太網終端設計，驗證整個結論。 2．設計（論文）的基本要求和內容 ?。?） 符合以太網設計的基本概念和原理； （2） 能準確運用EDK軟件在嵌入式系統設計中的優勢； ?。?） 選取合適的對象，并構造合理的以太網模型。 圖 Xilinx的SOPC設計流程
上傳時間： 2013-11-04
上傳用戶：1184599859
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達到均衡； （2）包括低功耗6G和10G串行收發器； ?。?）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 ?。?）目前市場上支持10.3125Gbps收發器技術、功耗最低的中端FPGA。
上傳時間： 2013-10-26
上傳用戶：wsq921779565
介紹了多入多出-正交頻分復用（MIMO-OFDM）系統，并分析了其發射機的實現原理。充分利用Altera公司Stratix系列現場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統發射機的FPGA實現方法。重點論述了適合于FPGA實現的對角空時分層編碼（D-BLAST）的方法和實現原理以及各個主要模塊的工作原理。并給出了其在ModelSim環境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。
上傳時間： 2013-10-13
上傳用戶：Aeray
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
上傳時間： 2014-12-28
上傳用戶：jiwy
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
上傳時間： 2013-11-15
上傳用戶：lyy1234
建了一個基于Altera 的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統時鐘下,數據吞吐率可達100 Ms/s。
上傳時間： 2013-10-15
上傳用戶：1184599859
FPGA 設計不再像過去一樣只是作為“膠連邏輯 (Gluelogic)”了，由于其復雜度逐年增加，通常還會集成極富挑戰性的 IP 核，如 PCI Express® 核等。新型設計中的復雜模塊即便不作任何改變也會在滿足 QoR(qualityof-result) 要求方面遇到一些困難。保留這些模塊的時序非常耗時，既讓人感到頭疼，往往還徒勞無功。設計保存流程可以幫助客戶解決這一難題，既可以讓他們滿足設計中關鍵模塊的時序要求，又能在今后重用實現的結果，從而顯著減少時序收斂過程中的運行次數。
上傳時間： 2013-11-04
上傳用戶：hui626493
