提出一種以現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）為硬件核心的鋼絲繩漏磁無(wú)損檢測(cè)系統(tǒng)設(shè)計(jì)方案，設(shè)計(jì)了外圍電路并對(duì)嵌入式IP軟核進(jìn)行了配置，利用C語(yǔ)言和VHDL硬件描述語(yǔ)言編寫(xiě)了檢測(cè)系統(tǒng)軟件程序。實(shí)驗(yàn)表明該系統(tǒng)具有功耗低、運(yùn)算能力強(qiáng)、精度高、便于攜帶等優(yōu)點(diǎn)。
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶(hù)：
