龍族全部地圖端口(地圖全開的Mapserver),path的路徑請按照自己電腦上的路徑設置
上傳時間： 2017-08-02
上傳用戶：han_zh
基于FPGA的交通燈控制器設計(VHDl代碼全-各個模塊均調試通過)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-27
上傳用戶：
該文檔為VerilogHDL的SPWM全數字算法的FPGA實現講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： verilog hdl spwm fpga
上傳時間： 2022-02-18
上傳用戶：得之我幸78
文檔為基于FPGA的全數字化移相PWM控制器設計總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，
標簽： fpga
上傳時間： 2022-06-27
上傳用戶：
該文檔為基于ARM和FPGA的全彩獨立視頻LED系統總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
上傳時間： 2022-07-27
上傳用戶：默默
該文檔為基于ARM和FPGA的全彩獨立視頻LED系統精講文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
上傳時間： 2022-07-27
上傳用戶：jiabin
華為硬件工程師手冊目前最全版本（159頁) -2019-11-13 16:37 華為大規模邏輯電路設計指導書 -2019-11-13 16:37 華為同步電路設計規范（密碼：openfree） -2019-11-13 16:37 華為以太網時鐘同步技術_時鐘透傳技術白皮書 -2019-11-13 16:37 華為專利——一種將異步時鐘域轉換成同步時鐘域的方法 -2019-11-13 16:37 華為coding style -2019-11-13 16:37 華為VHDL設計風格和實現 -2019-11-13 16:37 華為FPGA設計規范.doc 131KB2019-11-13 16:37 華為FPGA設計流程指南 -2019-11-13 16:37 Verilog典型電路設計 華為.pdf 310KB2019-11-13 16:37 Verilog HDL 華為入門教程.pdf 281KB2019-11-13 16:37 Synplify工具使用指南(華為文檔)[1].rar___20074616444853030 -2019-11-13 16:37 HuaWei Verilog 約束.pdf 111KB2019-11-13 16:37 FPGA設計高級技巧 Xilinx篇.pdf 2.9M2019-11-13 16:37 靜態時序分析與邏輯[1] -2019-11-13 16:37 華為面經
標簽： 模
上傳時間： 2013-05-24
上傳用戶：eeworm
FPGA設計參考資料，描述了FPGA設計的整個流程 。 供參考、下載！
上傳時間： 2013-04-24
上傳用戶：rockjablew
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規?？删幊碳夹g，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
任意波形發生器已成為現代測試領域應用最為廣泛的通用儀器之一，代表了信號源的發展方向。直接數字頻率合成(DDS)是二十世紀七十年代初提出的一種全數字的頻率合成技術，其查表合成波形的方法可以滿足產生任意波形的要求。由于現場可編程門陣列(FPGA)具有高集成度、高速度、可實現大容量存儲器功能的特性，能有效地實現DDS技術，極大的提高函數發生器的性能，降低生產成本。 本文首先介紹了函數波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，接著分析了整個設計中應處理的問題，根據設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。最后就這三個部分分別詳細地進行了闡述。 在實現過程中，本設計選用了Altera公司的EP2C35F672C6芯片作為產生波形數據的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中，FPGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統的測量結果，并對誤差進行了一定分析，結果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結果表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現任意波形發生器的方法是可行的。
上傳時間： 2013-08-03
上傳用戶：1079836864
