用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽: Verilog FPGA 分頻器
上傳時(shí)間: 2013-08-30
上傳用戶:xingyuewubian
verilog 編寫的I2c協(xié)議程序,用于cpld讀寫EEPROM
標(biāo)簽: verilog I2c 編寫 協(xié)議
上傳時(shí)間: 2013-08-31
上傳用戶:csgcd001
EDA高手入門必看,F(xiàn)PGA-CPLD-開發(fā)流程。
標(biāo)簽: FPGA-CPLD EDA 高手 開發(fā)流程
上傳用戶:eclipse
這是一個(gè)FPGA的實(shí)驗(yàn)源碼,可以實(shí)現(xiàn)對(duì)一段音樂(lè)的播放。用Verilog語(yǔ)言編寫的,對(duì)初學(xué)者會(huì)有一定的幫助。
標(biāo)簽: Verilog FPGA 音樂(lè)播放 實(shí)驗(yàn)
上傳時(shí)間: 2013-09-01
上傳用戶:13215175592
本原碼是基于Verilog HDL語(yǔ)言的FPGA原程序,主要用于測(cè)頻率,特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。
標(biāo)簽: Verilog FPGA HDL 語(yǔ)言
上傳用戶:1417818867
采用Verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)
標(biāo)簽: Verilog FPGA 語(yǔ)言 控制
上傳用戶:喵米米米
EDA 實(shí)驗(yàn)原代碼 包括數(shù)字脈沖 觸發(fā)器 和交通燈等
標(biāo)簽: EDA 實(shí)驗(yàn) 代碼 交通燈
上傳用戶:wdq1111
pc104接口的verilog代碼,僅供參考
標(biāo)簽: verilog 104 pc 接口
上傳時(shí)間: 2013-09-03
上傳用戶:chukeey
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序
標(biāo)簽: XILINXCPLD verilog 232 RS
上傳用戶:gps6888
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
標(biāo)簽: verilog 1394 cpld 控制
上傳時(shí)間: 2013-09-04
上傳用戶:pkkkkp
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1