四位全加器verilog源碼，簡(jiǎn)單實(shí)用！歡迎下載
標(biāo)簽： verilog 全加器 程序
上傳時(shí)間： 2013-05-16
上傳用戶：a6697238
verilog實(shí)現(xiàn)一個(gè)AGC模塊，信號(hào)輸入位寬16位，通過(guò)統(tǒng)計(jì)64個(gè)輸入完成其功率的統(tǒng)計(jì)，然后根據(jù)功率大小對(duì)信號(hào)進(jìn)行縮放。
標(biāo)簽： verilog AGC
上傳時(shí)間： 2013-06-09
上傳用戶：sc965382896
本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
標(biāo)簽： Verilog HDL 入門教程
上傳用戶：mosliu
EDA課程設(shè)計(jì)（帶完整設(shè)計(jì)報(bào)告）很有用，對(duì)于給不會(huì)電子鐘設(shè)計(jì)的人來(lái)講，是很好的參考
標(biāo)簽： EDA 報(bào)告
上傳時(shí)間： 2013-05-30
上傳用戶：fxf126@126.com
Verilog基本電路設(shè)計(jì)指導(dǎo)書，可以作為學(xué)習(xí)verilog的入門書籍
標(biāo)簽： Verilog 基本電路 設(shè)計(jì)指導(dǎo)
上傳時(shí)間： 2013-04-24
上傳用戶：20160811
華為的verilog編碼規(guī)范，寫得很不錯(cuò)！我就是用這個(gè)規(guī)范，需要的下載看看吧，免積分咯！~
標(biāo)簽： verilog 華為 編碼規(guī)范
上傳用戶：chongcongying
中興EDA工具手冊(cè)
標(biāo)簽： EDA 中興
上傳時(shí)間： 2013-06-28
上傳用戶：cjl42111
可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl pld
上傳時(shí)間： 2013-08-06
上傳用戶：李彥東
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀?。?。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳時(shí)間： 2013-08-07
上傳用戶：ainimao
使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器
標(biāo)簽： Verilog SDRAM FPGA 控制器
上傳時(shí)間： 2013-08-08
上傳用戶：litianchu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="yo0i0"></strike>
