本文提出一種基于PC104嵌入式工業(yè)控制計(jì)算機(jī)與現(xiàn)場(chǎng)可編程門陣列(FPGA)的PCB測(cè)試機(jī)的硬件控制系統(tǒng)設(shè)計(jì)方案。方案中設(shè)計(jì)高效高壓控制電路，實(shí)現(xiàn)測(cè)試電壓與測(cè)試電流的精確數(shù)字控制。選用雙高壓電子開關(guān)形式代替高壓模擬電子開關(guān)，大幅度提高測(cè)試電壓。采用多電源方式在低控制電壓下實(shí)現(xiàn)對(duì)高壓電子開關(guān)的控制。設(shè)計(jì)高速信號(hào)處理電路對(duì)測(cè)試信號(hào)進(jìn)行處理，從硬件上提高系統(tǒng)測(cè)試速度。 本設(shè)計(jì)中選用Altera公司的現(xiàn)場(chǎng)可編程器(FPGA)EP1K50，利用EDA設(shè)計(jì)工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述語言完成了控制系統(tǒng)的硬件設(shè)計(jì)及調(diào)試，解決了由常規(guī)電路難以實(shí)現(xiàn)的問題。
標(biāo)簽：
FPGA
電路板
測(cè)試機(jī)
硬件設(shè)計(jì)
上傳時(shí)間：
2013-06-04
上傳用戶：lizhen9880
