基于Nios-II設(shè)計和實現(xiàn)了支持PSTN網(wǎng)絡(luò)、Internet網(wǎng)絡(luò)的雙網(wǎng)傳真機系統(tǒng)，利用FPGA實現(xiàn)了傳真機系統(tǒng)的多個電路模塊，包括A/D采樣控制邏輯、二值化圖像處理模塊、MH編碼模塊、MH譯碼模塊和CIS掃描、TPH打印、電機控制模塊。基于μC/OS-II、Niche TCP/IP實現(xiàn)了T30協(xié)議通信、非實時網(wǎng)絡(luò)傳真通信、Tiff文件創(chuàng)建、Tiff文件解析模塊。使用Altera Cyclone EP1C20開發(fā)板實現(xiàn)和驗證了整機系統(tǒng)，經(jīng)過軟硬件聯(lián)調(diào)，達到了系統(tǒng)設(shè)計指標(biāo)和功能。
標(biāo)簽： Nios 雙網(wǎng)傳真機
上傳時間： 2013-11-13
上傳用戶：xwd2010
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨立信道法，同步字頭法和精準時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進型獨立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時間： 2013-10-27
上傳用戶：RQB123
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計的關(guān)鍵元器件。在工業(yè)設(shè)計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點： 1. 設(shè)計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設(shè)計和軟件開發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時間： 2013-11-18
上傳用戶：tb_6877751
基于FPGA數(shù)字電壓表的設(shè)計 EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。 EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計正是用VHDL語言完成的 。此次設(shè)計采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計的參考電壓為2.5V，精度為0.01V。此電壓表的設(shè)計特點為通過軟件編程下載到硬件實現(xiàn)，設(shè)計周期短，開發(fā)效率高。
標(biāo)簽： FPGA 數(shù)字電壓表 報告
上傳時間： 2013-10-22
上傳用戶：Shaikh
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設(shè)計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。
上傳時間： 2013-10-27
上傳用戶：潛水的三貢
以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
標(biāo)簽： FPGA DDS IP核 設(shè)計方案
上傳時間： 2013-12-22
上傳用戶：forzalife
學(xué)習(xí)FPGA的課件，內(nèi)容含有軟件的介紹，Altera和Xilinx芯片的介紹，以及VHDL的編程風(fēng)格。和一些實例講解。
上傳時間： 2013-11-10
上傳用戶：胡岸888
論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構(gòu)建基于FPGA的SOPC嵌入式硬件平臺，并以此平臺為基礎(chǔ)深入研究SOPC嵌入式系統(tǒng)的硬件設(shè)計和軟件開發(fā)方法，詳細測試和驗證系統(tǒng)存儲模塊和外圍模塊。同時以嵌入式處理器IP核NioslI為核心，設(shè)計出基于NioslI的視覺控制軟件。在應(yīng)用中引入pc／os．II實時操作系統(tǒng)，介紹了實時操作系統(tǒng)I_tc／OS．II的相關(guān)概念和移植方法，設(shè)計了相關(guān)底層軟件及軌跡圖像識別算法，將具體應(yīng)用程序劃分成多個任務(wù)，最終實現(xiàn)了視覺圖像的實時處理及小車的實時控制。 在本設(shè)計中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號的采集，利用FPGA完成復(fù)雜高速的邏輯控制及時序設(shè)計，將采集的數(shù)字視頻信號存儲在外擴存儲器SRAM中，以供后續(xù)圖像處理。 在構(gòu)建NioslI CPU時，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關(guān)外設(shè)組件，提供了必要的人機及控制接口，方便系統(tǒng)的控制及調(diào)試。
標(biāo)簽： 嵌入式機器視覺 控制系統(tǒng)
上傳時間： 2013-11-13
上傳用戶：chenhr
設(shè)計了一種基于DSP和FPGA的ARINC429總線接口卡。該設(shè)計使用PLX公司的PCI9052和HARRIS公司的HS3282作為專用協(xié)議芯片，TI公司的TMS320F2812作為嵌入式CPU，Altera公司的FPGA芯片EP1C12來進行邏輯控制、時序控制，實現(xiàn)了ARINC429總線接口卡的電路設(shè)計。本接口卡數(shù)據(jù)收發(fā)過程由卡上的DSP控制，無需占用計算機資源，具有高速、可靠、實時性好的優(yōu)點。
上傳時間： 2013-11-20
上傳用戶：zhangdebiao
Altera公司Quartus II軟件的邏輯分析使用流程，中文版本。該文件詳細說明了使用SingalTapII的流程和基本使用方法，對使用FPGA的人有很大幫助。
標(biāo)簽： Quartus Altera 軟件 流程
上傳時間： 2013-12-27
上傳用戶：頂?shù)弥?/p>
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
