基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實現(xiàn)測頻率、周期、占空比等功能。
資源簡介：基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構成：秒分頻模塊、控...
上傳時間： 2014-07-27
上傳用戶：llandlu
資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構成：秒分頻模塊、控...
上傳時間： 2015-10-24
上傳用戶：偷心的海盜
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數(shù)顯示功能（6位數(shù)碼管構成），以24小時循環(huán)為計時基準。 2. 具有調節(jié)小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數(shù)碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
資源簡介：基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2016-09-06
上傳用戶：1583060504
資源簡介：基于FPGA的多功能電子時鐘的設計很經典的哦
上傳時間： 2016-09-24
上傳用戶：zhaoq123
資源簡介：基于FPGA的數(shù)字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設計原理及相關程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
資源簡介：基于LabView的多功能聲級計設計,很好的畢業(yè)設計，請參考
上傳時間： 2017-09-20
上傳用戶：風之驕子
資源簡介：基于FPGA的等精度頻率計的設計與實現(xiàn)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-27
上傳用戶：
資源簡介：摘要：介紹一種以單片機AT89S52為核心的多功能出租車計價器的設計，闡述軟硬件設計過程中關鍵技術的處理。仿真結果表明該計價器具有集計程、計時、計費、存儲、查看、統(tǒng)計等多種計量功能，并且具有超速提醒、防止司機作弊、語音、打印和顯示等多種功能。與已...
上傳時間： 2014-12-27
上傳用戶：lanhuaying
資源簡介：一個基于C51的多功能搶答器的源碼及文檔
上傳時間： 2015-03-21
上傳用戶：qq1604324866
資源簡介：基于PIC16F877單片機的多功能波形發(fā)生器的源程序
上傳時間： 2014-10-28
上傳用戶：aix008
資源簡介：基于VHDL語言的高精度頻率計的設計,已通過實驗測試
上傳時間： 2015-05-24
上傳用戶：zhangjinzj
資源簡介：一個基于quartus2的等精度頻率計的設計，主要采用的verilogＨＤＬ語言
上傳時間： 2015-11-22
上傳用戶：gaome
資源簡介：基于單片機的多功能電子時鐘的c51源碼，
上傳時間： 2016-07-21
上傳用戶：yy541071797
資源簡介：這是一篇基于單片機的多功能信號發(fā)生器的設計，是碩士論文
上傳時間： 2014-01-09
上傳用戶：shawvi
資源簡介：一種多功能頻率計，由門電路和單片機實現(xiàn)，0.1-10M的信號頻率測量，效果理想！
上傳時間： 2016-12-14
上傳用戶：hphh
資源簡介：基于DDS的多功能函數(shù)發(fā)生器的設計，很好的一個文檔
上傳時間： 2017-07-17
上傳用戶：sssl
資源簡介：該文檔為基于單片機的多功能智能小車的設計簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-25
上傳用戶：slq1234567890
資源簡介：基于PROTEUS的多功能數(shù)字電子鐘的設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2021-12-25
上傳用戶：jason_vip1
資源簡介：基于51單片機的多功能MP3播放器設計，原理圖、PCB、仿真及源碼
上傳時間： 2022-07-17
上傳用戶：
資源簡介：DDS的多功能正弦信號發(fā)生器設計下載
上傳時間： 2013-10-31
上傳用戶：894898248
資源簡介：DDS的多功能信號發(fā)生器的設計下載
上傳時間： 2013-10-12
上傳用戶：zhaiyanzhong
資源簡介：一個相當不錯的多功能..很有用的木馬，簡單，宜懂。
上傳時間： 2015-03-26
上傳用戶：chenlong
資源簡介：這是一個用AT89C51制作的2.4G頻率計的源程序
上傳時間： 2015-04-05
上傳用戶：chfanjiang
資源簡介：我暑假課程設計做的題目,電子頻率計的設計 包括源碼和電路圖 還有實物照片
上傳時間： 2015-09-18
上傳用戶：songrui
資源簡介：很好的多功能數(shù)字鐘的HDL代碼不可多得的哦
上傳時間： 2013-12-24
上傳用戶：leehom61
資源簡介：本文描述的是數(shù)字式頻率計的設計過程，其中包含了所用到的VHDl語言的源代碼，和仿真圖型，是比較完整描述的設計數(shù)字頻率計的文章
上傳時間： 2013-12-23
上傳用戶：520
資源簡介：基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分...
上傳時間： 2013-10-14
上傳用戶：1214209695
資源簡介：基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分...
上傳時間： 2013-10-27
上傳用戶：潛水的三貢
