包括了單片機(jī)所學(xué)前期的64個(gè)實(shí)驗(yàn)，總有一個(gè)是你要尋找的，全部匯編語(yǔ)言，由小弟編寫(xiě)，望高手請(qǐng)指點(diǎn)一二，私下交流聯(lián)系Q：844426789，
標(biāo)簽： 單片機(jī) 實(shí)驗(yàn) 匯編語(yǔ)言
上傳時(shí)間： 2013-10-22
上傳用戶：非衣2016
目前市場(chǎng)上有許多種單片機(jī)用在嵌入式控制系統(tǒng)設(shè)計(jì)中，這些嵌入式控制系統(tǒng)中的很大一部分都要用到非易失性存儲(chǔ)器。由于串行EEPROM 具有封裝尺寸小，存儲(chǔ)容量靈活，對(duì)I/O 引腳要求低，和低功耗低成本等特點(diǎn)，已成為非易失性存儲(chǔ)器的首選。
標(biāo)簽： PICmicro EEPROM SPI 串行
上傳時(shí)間： 2013-11-13
上傳用戶：invtnewer
一、Rainbow Blaster 的特性Rainbow Blaster全面兼容Altera的USB Blaster下載電纜，通過(guò)計(jì)算機(jī)的USB接口可對(duì)Altera的FPGA/CPLD以及配置芯片進(jìn)行編程、調(diào)試等操作。支持的Altera FPGA/CPLD器件如下：l Stratix II、Stratix GX及Stratix系列l(wèi) Cyclone II及Cyclone系列l(wèi) APEX II 及APEX 20K系列l(wèi) ACEX 1Kl Mercuryl FLEX 10K、FLEX 10KE和FLEX 10KA全系列l(wèi) Excaliburl MAX 3000、MAX 7000和MAX II全系列支持的配置芯片如下：l EPC2, EPC4, EPC8, EPC16, EPC1441l EPCS1, EPCS4, EPCS16,EPCS64支持的目標(biāo)板IO電壓：l 1.5V、1.8V、2.5V、3.3V、5V二、Rainbow Blaster工作需求1.軟件需求：l Windows 2000 和XP 操作系統(tǒng)。l 需要安裝QuartusII4.0 及以上版本。l Quartus II Programmer (編程或配置操作需要)l Quartus II SignalTap II Logic Analyzer (邏輯分析操作需要)2. 電源需求：l 從USB 電纜的PC 端提供直流5.0V；l 從目標(biāo)板下載接口提供直流1.5V 至5.0V。三、硬件連接請(qǐng)按如下步驟順序操作：1. 關(guān)掉目標(biāo)板電源。2. 將USB 電纜一端（大口）接到PC 或筆記本電腦上的USB 接口，另一端（小口）接到Rainbow Blaster。3. 將Rainbow Blaster 的10PIN Female（母頭）接頭按照方向指示連接到目標(biāo)
標(biāo)簽： Rainbow Blaster 1.0 使用手冊(cè)
上傳時(shí)間： 2013-10-15
上傳用戶：yd19890720
為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣秩測(cè)試。與現(xiàn)在常用的隨機(jī)數(shù)性能測(cè)試軟件相比，該設(shè)計(jì)方案，能靈活嵌入到需要使用隨機(jī)數(shù)的系統(tǒng)中，實(shí)現(xiàn)對(duì)隨機(jī)性能的實(shí)時(shí)檢測(cè)。實(shí)際應(yīng)用表明，該設(shè)計(jì)具有使用靈活、測(cè)試準(zhǔn)確、實(shí)時(shí)輸出結(jié)果的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 隨機(jī)數(shù) 性能檢測(cè)
上傳時(shí)間： 2013-11-13
上傳用戶：lliuhhui
在FPGA平臺(tái)上實(shí)現(xiàn)了一種溫度模糊控制器，首先對(duì)模糊控制系統(tǒng)的思想和工作原理進(jìn)行了分析，然后使用Quartus ii和modelsim對(duì)整個(gè)系統(tǒng)進(jìn)行設(shè)計(jì)和仿真，最后在FPGA中實(shí)現(xiàn)。結(jié)果表明，該模糊控制系統(tǒng)設(shè)計(jì)可行，并可應(yīng)用到工業(yè)控制中。
上傳時(shí)間： 2014-12-28
上傳用戶：kernor
頻率特征測(cè)試儀是用來(lái)測(cè)量電路傳輸特性和阻抗特性的儀器，簡(jiǎn)稱掃頻儀。掃頻信號(hào)源是掃頻儀的主要功能部件，作用是產(chǎn)生測(cè)量用的正弦掃頻信號(hào)，其 掃頻范圍可調(diào)，輸出信號(hào)幅度等幅。本設(shè)計(jì)采用DDS（數(shù)字頻率合成技術(shù)）產(chǎn)生掃頻信號(hào)，以Xilinx FPGA為控制核心，通過(guò)A/D和D/A等接口電路，實(shí)現(xiàn)掃頻信號(hào)頻率的步進(jìn)調(diào)整、幅度與相位的測(cè)量，創(chuàng)新的使用了計(jì)算機(jī)軟件作為儀器面板來(lái)顯示被測(cè)網(wǎng)絡(luò) 幅頻特性與相頻特性，并且測(cè)試結(jié)果可保存到各種存儲(chǔ)介質(zhì)中。
標(biāo)簽： FPGA PCB 數(shù)字存儲(chǔ) 掃頻儀
上傳時(shí)間： 2013-10-19
上傳用戶：xiaoxiang
高級(jí)FPGA設(shè)計(jì)結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機(jī)械工程出版社 學(xué)FPGA不一定需要開(kāi)發(fā)板，自己學(xué)會(huì)modelsim仿真、寫(xiě)testbench，用PC機(jī)仿真就能有不少長(zhǎng)進(jìn)。這些都看完，剩下的就靠做項(xiàng)目自己領(lǐng)悟，再加上高手指點(diǎn)。 《高級(jí)FPGA設(shè)計(jì)：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》以FPGA設(shè)計(jì)為主題，覆蓋了實(shí)踐過(guò)程中最可能遇到的深層次問(wèn)題，并提供了經(jīng)驗(yàn)指導(dǎo)。在某些方面，《高級(jí)FPGA設(shè)計(jì)：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》能夠取代有限的工業(yè)經(jīng)歷，免去讀者學(xué)習(xí)的困難。這種先進(jìn)的、實(shí)用的方法，成為此書(shū)的特色。
標(biāo)簽： FPGA
上傳時(shí)間： 2013-11-01
上傳用戶：zhaiyanzhong
描述了基于FPGA的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過(guò)FPGA編程實(shí)現(xiàn)上述幾種算法，并給出所用的資源來(lái)比較各種算法的優(yōu)劣。
標(biāo)簽： FPGA FIR 濾波器 對(duì)比
上傳時(shí)間： 2013-12-09
上傳用戶：lvzhr
FPGA，必學(xué)的，對(duì)將來(lái)工作大有好處
上傳時(shí)間： 2013-11-17
上傳用戶：eclipse
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； （2）包括低功耗6G和10G串行收發(fā)器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
上傳時(shí)間： 2013-10-26
上傳用戶：wsq921779565
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
