這是自己在做畢業(yè)設(shè)計(jì)時(shí),導(dǎo)師給的一些參考書,覺(jué)得還不錯(cuò),希望對(duì)于那些FPGA編程愛(ài)好者有所幫助!
標(biāo)簽: FPGA 畢業(yè)設(shè)計(jì)
上傳時(shí)間: 2013-08-19
上傳用戶:wuchunzhong
該P(yáng)DF文檔是CPLD/FPGA的入門教程。里面敘述了PLD的基本結(jié)構(gòu),選擇CPLD/FPGA的方式方法。
標(biāo)簽: CPLD FPGA 入門教程
上傳時(shí)間: 2013-08-21
上傳用戶:lizhizheng88
Fpga Compiler II + maxplus II 快速入門,相當(dāng)不錯(cuò),有了它,可以很快的進(jìn)入到vhdl的世界。
標(biāo)簽: Compiler maxplus Fpga II
上傳用戶:hn891122
FPGA培訓(xùn)教程,非常詳細(xì),適合初學(xué)者學(xué)習(xí),EDA系列
標(biāo)簽: FPGA 培訓(xùn)教程
上傳時(shí)間: 2013-08-22
上傳用戶:zjwangyichao
介紹FPGA/CPLD設(shè)計(jì)的指導(dǎo)性原則,如FPGA設(shè)計(jì)的基本原則,基本思想,基本操作技巧,常用模塊等。
標(biāo)簽: FPGA CPLD
上傳用戶:1421706030
基于ARM和FPGA的嵌入式CCD采集系統(tǒng)的一篇論文,寫的不錯(cuò),值得參考
標(biāo)簽: FPGA ARM CCD 嵌入式
上傳用戶:nostopper
用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí),可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路,這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心,需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘,以及如何進(jìn)行布線
標(biāo)簽: FPGA 大型 計(jì)時(shí)
上傳時(shí)間: 2013-08-23
上傳用戶:q986086481
FPGA技巧Xilinx,想學(xué)習(xí)FPGA的朋友千萬(wàn)別錯(cuò)過(guò)這分FGPA資料
標(biāo)簽: Xilinx FPGA
上傳時(shí)間: 2013-08-24
上傳用戶:dragonhaixm
FPGA常用的四種設(shè)計(jì)方法,個(gè)人覺(jué)得說(shuō)的很好,建議大家看看,對(duì)找工作很有好處
標(biāo)簽: FPGA 設(shè)計(jì)方法
上傳用戶:lo25643
系統(tǒng)應(yīng)用FPGA技術(shù),通過(guò)VHDL編程,在CPLD上實(shí)現(xiàn)。電子琴的基本原理是產(chǎn)生各個(gè)音符對(duì)應(yīng)的頻率,將頻率放大后驅(qū)動(dòng)喇叭發(fā)出音響。該電子琴包括手動(dòng)彈奏與自動(dòng)演奏兩種功能,其中手動(dòng)彈奏時(shí)還可錄音回放。文中敘述了電子琴的設(shè)計(jì)原理和分塊實(shí)現(xiàn)的方法,詳細(xì)介紹各模塊的設(shè)計(jì)及模塊之間的連接組合方法,還包括電子琴的使用說(shuō)明。
標(biāo)簽: FPGA 系統(tǒng)應(yīng)用
上傳用戶:zhqzal1014
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1