基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進(jìn)行編程，以其作為控制核心，實(shí)現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進(jìn)行編程，設(shè)計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實(shí)現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實(shí)現(xiàn)測頻率、周期、占空比等功能。
上傳時間： 2013-10-14
上傳用戶：1214209695
以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
標(biāo)簽： FPGA DDS IP核 設(shè)計方案
上傳時間： 2013-11-06
上傳用戶：songkun
學(xué)習(xí)FPGA的課件，內(nèi)容含有軟件的介紹，Altera和Xilinx芯片的介紹，以及VHDL的編程風(fēng)格。和一些實(shí)例講解。
上傳時間： 2013-10-15
上傳用戶：xmsmh
電子發(fā)燒友網(wǎng)核心提示：醫(yī)療內(nèi)窺鏡的市場發(fā)展帶來了各種挑戰(zhàn)，例如，要求增強(qiáng)功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級醫(yī)療內(nèi)窺鏡系統(tǒng)解決方案，它使用了1080p視頻設(shè)計工作臺、DSP 構(gòu)建模塊、參考設(shè)計，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹，資深專家向您支招，教你懂得如何通過采用基于FPGA的方法來縮短高級醫(yī)療內(nèi)窺鏡系統(tǒng)的開發(fā)時間。 引言 對內(nèi)窺鏡檢查的需求在不斷增長，同時還需要不斷改進(jìn)檢查過程，增強(qiáng)醫(yī)療設(shè)備的功能。全球競爭不斷加劇，導(dǎo)致各種新功能的出現(xiàn)，新市場的變化也非常快，開發(fā)周期越來越短，工程團(tuán)隊必須集中精力提高核心競爭力，加強(qiáng)系統(tǒng)知識。工程師需要靈活的硬件平臺和支持各種平臺的工作臺工具，使他們能夠針對新標(biāo)準(zhǔn)或者標(biāo)準(zhǔn)的變化而對產(chǎn)品進(jìn)行更新。此外，設(shè)計團(tuán)隊必須更高效的進(jìn)行開發(fā)工作。Altera® 1080p 視頻設(shè)計工作臺和28-nm FPGA提供了靈活的系統(tǒng)方法來滿足當(dāng)前以及不斷發(fā)展的功能需求。 不斷增長的全球需求 很多因素導(dǎo)致對內(nèi)窺鏡檢查的需求越來越強(qiáng)。今后數(shù)十年內(nèi)，世界60歲以上的人口數(shù)量將會大幅度增長，對醫(yī)療衛(wèi)生服務(wù)的需求也會隨之增長。而且，胃腸道患病人口在不斷增加，需要進(jìn)行檢查和治療。越來越多的醫(yī)生采用內(nèi)窺鏡檢查方法。很多政府報銷政策鼓勵非置入式治療，這有利于患者更快的恢復(fù)，從而降低了治療總成本，患者的體驗會更好。 很多國家增加了在醫(yī)療基礎(chǔ)設(shè)施上的投入，特別是加大了醫(yī)療設(shè)備的采購。反過來，這些新市場需求也擴(kuò)大了對下一代內(nèi)窺鏡系統(tǒng)的需求。設(shè)計團(tuán)隊體驗到需求的不斷增長，而全球競爭導(dǎo)致他們推遲其產(chǎn)品發(fā)布計劃。
上傳時間： 2013-12-19
上傳用戶：xc216
《Altera FPGA工程師成長手冊》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細(xì)講述了基于可編程邏輯技術(shù)的設(shè)計方法。《Altera FPGA工程師成長手冊》講解時穿插了大量典型實(shí)例，便于讀者理解和演練。另外，為了幫助讀者更好地學(xué)習(xí)，《Altera FPGA工程師成長手冊》提供了配套語音教學(xué)視頻，這些視頻和《Altera FPGA工程師成長手冊》源代碼一起收錄于《Altera FPGA工程師成長手冊》配書光盤中。 《Altera FPGA工程師成長手冊》涉及面廣，從基本的軟件使用到一般電路設(shè)計，再到nios ⅱ軟核處理器的設(shè)計，幾乎涉及fpga開發(fā)設(shè)計的所有知識。具體內(nèi)容包括：eda開發(fā)概述、altera quartus ii開發(fā)流程、altera quartus ii開發(fā)向?qū)Аhdl語言、基本邏輯電路設(shè)計、宏模塊、lpm函數(shù)應(yīng)用、基于fpga的dsp開發(fā)設(shè)計、sopc系統(tǒng)構(gòu)架、soc系統(tǒng)硬件開發(fā)、sopc系統(tǒng)軟件開發(fā)、nios ii常用外設(shè)、logiclock優(yōu)化技術(shù)等。
標(biāo)簽： Altera FPGA 清華大學(xué) 工程師
上傳時間： 2015-01-01
上傳用戶：123啊
本資料是關(guān)于Altera FPGA的選型及開發(fā)，內(nèi)容大綱是：Altera的 FPGA體系結(jié)構(gòu)簡介；Altera的 FPGA選型策略；嵌入式邏輯分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
上傳時間： 2013-10-23
上傳用戶：tb_6877751
分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴(yán)格的設(shè)計，通過自主設(shè)計進(jìn)行時鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對時鐘操作的目的。 偶數(shù)倍分頻：偶數(shù)倍分頻應(yīng)該是大家都比較熟悉的分頻，通過計數(shù)器計數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行N倍偶數(shù)分頻，那么可以通過由待分頻的時鐘觸發(fā)計數(shù)器計數(shù)，當(dāng)計數(shù)器從0計數(shù)到N/2-1時，輸出時鐘進(jìn)行翻轉(zhuǎn)，并給計數(shù)器一個復(fù)位信號，使得下一個時鐘從零開始計數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
Altera公司調(diào)試CPLD/FPGA用的USBblaster的制作文檔，很詳細(xì)的，已經(jīng)實(shí)踐過，絕對沒有問題
標(biāo)簽： USBblaster Altera CPLD FPGA
上傳時間： 2013-12-25
上傳用戶：huannan88
由于目前所用到的FPGA器件以Altera的為主，所以下面的例子也以Altera為例，工具組合為 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原則和方法對于其他廠家和工具也是基本適用的。
上傳時間： 2013-12-14
上傳用戶：fanboynet
altera fpga ep3c25器件niosii處理器最小系統(tǒng)，已編譯通過，可直接下載
標(biāo)簽： altera niosii fpga c25
上傳時間： 2017-06-16
上傳用戶：xz85592677
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
