于博士cadence allergro 配套資料
上傳時間： 2013-10-23
上傳用戶：gaome
cadence必備
標簽： Allegro
上傳時間： 2013-10-14
上傳用戶：cppersonal
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
good good study ，day day up
上傳時間： 2014-05-15
上傳用戶：wvbxj
復雜的物理和電氣規則， 高密度的元器件布局， 以及更高的高速技術要求， 這一切都增加了當今PCB設計的復雜性。 不管是在設計過程的哪一個階段， 設計師都需要能夠輕松地定義，管理和確認簡單的物理/間距規則， 以及至關重要的高速信號；同時， 他們還要確保最終的PCB滿足傳統制造以及測試規格所能達到的性能 目標。
上傳時間： 2013-11-09
上傳用戶：gxm2052
一、PCB設計團隊的組建建議 二、高性能PCB設計的硬件必備基礎三、高性能PCB設計面臨的挑戰和工程實現 1.研發周期的挑戰 2.成本的挑戰 3.高速的挑戰 4.高密的挑戰 5.電源、地噪聲的挑戰 6.EMC的挑戰 7.DFM的挑戰四、工欲善其事，必先利其器摘要：本文以IT行業的高性能的PCB設計為主線，結合Cadence在高速PCB設計方面的強大功能，全面剖析高性能PCB設計的工程實現。正文：電子產業在摩爾定律的驅動下，產品的功能越來越強，集成度越來越高、信號的速率越來越快，產品的研發周期也越來越短，PCB的設計也隨之進入了高速PCB設計時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產品中一個極為重要的部件。本文從高性能PCB設計的工程實現的角度，全面剖析IT行業高性能PCB設計的方方面面。實現高性能的PCB設計首先要有一支高素質的PCB設計團隊。一、PCB設計團隊的組建建議自從PCB設計進入高速時代，原理圖、PCB設計由硬件工程師全權負責的做法就一去不復返了,專職的PCB工程師也就應運而生。
上傳時間： 2013-11-23
上傳用戶：talenthn
基于HHNEC 0.35um BCD工藝設計了一種應用于峰值電流模升壓轉換器的動態斜坡補償電路。該電路能夠跟隨輸入輸出信號變化，相應給出適當的補償量，從而避免了常規斜坡補償所帶來的系統帶載能力低及瞬態響應慢等問題。經Cadence Spectre驗證，該電路能夠達到設計要求。
上傳時間： 2013-10-11
上傳用戶：ysystc699
電路如果存在不穩定性因素，就有可能出現振蕩。本文對比分析了傳統LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結果在Cadence平臺基上于CSMC0.5um工藝對電路進行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz
上傳時間： 2014-12-24
上傳用戶：wangjin2945
基于1 μm 40V BCD 工藝，使用Cadence軟件對原邊反饋AC/DC控制器進行仿真和分析。線補償技術可以使原邊反饋AC/DC電路獲得很好的負載調整率，抵消電感上所消耗的電壓和整流二極管上的壓降，使輸出達到的最佳值。在輸入加220 V交流電壓時，輸出結果最大值為5.09 V，最小值為5 V，最大負載調整率為9.609%。
上傳時間： 2013-10-20
上傳用戶：sglccwk
基于SMIC0.35 μm的CMOS工藝，設計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關鍵電阻設置為可調電阻，從而可以改變正溫度電壓的系數，以適應不同工藝下負溫度系數的變化，最終得到在全工藝角下低溫漂的基準電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時電源抑制比（PSRR）-109 dB，10 kHz時（PSRR）達到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內的不同工藝角下，溫度系數均可達到5.6×10-6 V/℃以下。
上傳時間： 2014-12-03
上傳用戶：88mao
