基于NE555設(shè)計的聲音傳感器模塊ALTIUM硬件原理圖+PCB文件，2層板設(shè)計，大小為29x30mm，Altium Designer 設(shè)計的工程文件，包括原理圖及PCB文件，可以用Altium(AD)軟件打開或修改，可作為你的產(chǎn)品設(shè)計的參考。主要器件型號列表如下：Library Component Count : 8Name Description----------------------------------------------------------------------------------------------------2N3904 NPN General Purpose AmplifierCap CapacitorComponent_1_1 Header 3H Header, 3-Pin, Right AngleLED3 Typical BLUE SiC LEDMKF 麥克風(fēng)Res 電阻Res2 Resistor
上傳時間： 2021-11-17
上傳用戶：
BTS7960大功率直流電機驅(qū)動板ALTIUM設(shè)計硬件原理圖+PCB文件,2層板設(shè)計，大小為66*76mm, 包括完整的原理圖和PCB工程文件，可以做為你的設(shè)計參考。主要器件如下：Library Component Count : 13Name Description----------------------------------------------------------------------------------------------------CPDR 瓷片電容Component_1_1 DG 電感DJDR 電解電容Header 2 Header, 2-PinLED 發(fā)光二極管LED3 Typical BLUE SiC LEDLM2576HVT-3.3 Simple Switcher 3A Step Down Voltage RegulatorPZ_2 排針——2RES2 Res 電阻TLP521-1WY2JG 穩(wěn)壓二級管
標(biāo)簽： bts7960 大功率 直流電機驅(qū)動
上傳時間： 2021-11-21
上傳用戶：
FPGA讀取OV5640攝像頭數(shù)據(jù)并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上傳時間： 2021-12-18
上傳用戶：
基于FPGA設(shè)計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為 8 進制 mif 文件存放到單端口的 ROM IP 核中，再從ROM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來顯示到 VGA 上，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上傳時間： 2021-12-18
上傳用戶：
基于FPGA設(shè)計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r = video_r[7:3]; //discard low bit dataassign vga_out_g = video_g[7:2]; //discard low bit dataassign vga_out_b = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule
標(biāo)簽： fpga vga顯示 verilog quartus
上傳時間： 2021-12-19
上傳用戶：kingwide
近年來，對器件的失效分析已經(jīng)成為電力電子領(lǐng)域中一個研究熱點。本論文基于現(xiàn)代電力電子裝置中應(yīng)用最廣的IGBT器件，利用靜態(tài)測試儀3716，SEM（Scanning Electrom Microscope，掃描電子顯微鏡）、EDX（Energy Dispersive X-Ray Spectroscopy、能量色散x射線光譜儀）、FIB（Focused lon beam，聚焦高子束）切割、TEM（Thermal Emmision Microscope，高精度熱成像分析儀）等多種分析手段對模塊應(yīng)用當(dāng)中失效的1GBT芯片進行電特性分析、芯片解剖并完成失效分析，并基于相應(yīng)的失效模式提出了封裝改進方案。1，對于柵極失效的情況，本論文先經(jīng)過電特性測試完成預(yù)分析，并利用THEMOS分析出柵極漏電流通路，找到最小點并進行失效原因分析，針對相應(yīng)原因提出改進方案。2，針對開通與關(guān)斷瞬態(tài)過電流失效，采用研磨、劃片等手段進行芯片的解剖。并用SEM與EDX對芯片損傷程度進行評估分析，以文獻為參考進行失效原因分析，利用saber仿真進行失效原因驗證。3，針對通態(tài)過電流失效模式，采用解剖分析來評估損傷情況，探究失效原因，并采用電感鉗位電路進行實驗驗證。4，針對過電壓失效模式，采用芯片解剖方式來分析失效點以及失效情況，基于文獻歸納并總結(jié)出傳統(tǒng)失效原因，并通過大量實驗得出基于封裝的失效原因，最后采用saber仿真加以驗證。
標(biāo)簽： igbt
上傳時間： 2022-06-21
上傳用戶：1208020161
1. General Description BL-M3362NS1 product is designed base on Broadcom BCM43362 chipset. It operates at 2.4GHz band and supports IEEE802.11b/g/n 1T1Rwith wireless data rate up to 72.2Mbps. It supports IEEE802.11isafety protocol, along with IEEE802.11e standard service quality. It supports standard interfaces SDIOV2.0(50 MHz,4-bit and1-bit) and generic SPI(up to 50 MHz), Integrated ARM Cortex?-M3 CPUwith on-chip memory enables running IEEE802.11 firmware that can be field-upgraded with future features.2. The range of applying Imaging platforms(printers, digital still cameras, digital picture frames)Consumer electronic devices(DTV, DVDplayers, Blu-ray players. etc.)Gaming platforms Carinformation MiFi/Mobile Routes Smart PAD Set-TopBoxes
標(biāo)簽： wifi
上傳時間： 2022-07-04
上傳用戶：
1-1單透鏡這個例子是學(xué)習(xí)如何在ZEMAX里鍵入資料，包括設(shè)置系統(tǒng)孔徑（System Aperture）、透鏡單位（Lens Units）、以及波長范圍（Wavelength Range），并且進行優(yōu)化。你也將使用到光線扇形圖（Ray Fan Plots）、彌散斑（Spot Diagrams）以及其它的分析工具來評估系統(tǒng)性能。這例子是一個焦距100mm、F/4的單透鏡鏡頭，材料為BK7，并且使用軸上（On-Axis）的可見光進行分析。首先在運行系統(tǒng)中開啟ZEMAX，默認(rèn)的編輯視窗為透鏡資料編輯器（Lens Data Editor，LDE），在LDE可鍵入大多數(shù)的透鏡參數(shù)，這些設(shè)置的參數(shù)包括：·表面類型（Surf:Type）如標(biāo)準(zhǔn)球面、非球面、衍射光柵..等·曲率半徑（Radius of Curvature）·表面厚度（Thickness）：與下一個表面之間的距離·材料類型（Glass）如玻璃、空氣、塑膠.…等：與下一個表面之間的材料
標(biāo)簽： zemax
上傳時間： 2022-07-27
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
