使用verilog作為CPU設(shè)計(jì)語(yǔ)言實(shí)現(xiàn)單數(shù)據(jù)通路五級(jí)流水線的CPU。具有32個(gè)通用寄存器、一個(gè)程序計(jì)數(shù)器PC、一個(gè)標(biāo)志寄存器FLAG，一個(gè)堆棧寄存器STACK。存儲(chǔ)器尋址粒度為字節(jié)。數(shù)據(jù)存儲(chǔ)以32位字對(duì)準(zhǔn)。采用32位定長(zhǎng)指令格式，采用Load/Store結(jié)構(gòu)，ALU指令采用三地址格式。支持有符號(hào)和無(wú)符號(hào)整數(shù)加、減、乘、除運(yùn)算，并支持浮點(diǎn)數(shù)加、減、乘、除四種運(yùn)算，支持與、或、異或、非4種邏輯運(yùn)算，支持邏輯左移、邏輯右移、算術(shù)右移、循環(huán)右移4種移位運(yùn)算，支持Load/Store操作，支持地址/立即數(shù)加載操作，支持無(wú)條件轉(zhuǎn)移和為0轉(zhuǎn)移、非0轉(zhuǎn)移、無(wú)符號(hào)>轉(zhuǎn)移、無(wú)符號(hào)<轉(zhuǎn)移、有符號(hào)>轉(zhuǎn)移、有符號(hào)<轉(zhuǎn)移等條件轉(zhuǎn)移。
標(biāo)簽：
CPU
verilog
FLAG
語(yǔ)言
上傳時(shí)間：
2013-12-11
上傳用戶(hù)：源弋弋
