用VERILOG HDL實(shí)現(xiàn)的任意 頻率分頻器源代碼，是一個(gè)通用的程序
標(biāo)簽： VERILOG HDL 頻率 分頻器
上傳時(shí)間： 2014-01-07
上傳用戶：alan-ee
此原碼為自編譯的 89c51cc01的C code 用於CAN bus
標(biāo)簽： code 89c c51 CAN
上傳時(shí)間： 2016-10-07
上傳用戶：sk5201314
具有很好功能的循環(huán)冗余碼的編碼器 對(duì)VERILOG的學(xué)習(xí)很有幫助
標(biāo)簽： VERILOG 循環(huán)冗余碼 編碼器
上傳時(shí)間： 2013-12-19
上傳用戶：gdgzhym
u-boot-DMA2410V100以編源碼
標(biāo)簽： u-boot-DMA 2410 100
上傳時(shí)間： 2016-10-14
上傳用戶：zsjzc
用CASE實(shí)現(xiàn)4選1數(shù)據(jù)選擇器 很實(shí)用 運(yùn)用VERILOG
標(biāo)簽： VERILOG CASE 數(shù)據(jù)選擇器
上傳時(shí)間： 2013-12-20
上傳用戶：qazxsw
這是一個(gè)verilog源碼的優(yōu)先編碼器，可以通過led顯示結(jié)果。
標(biāo)簽： verilog 源碼 編碼器
上傳時(shí)間： 2016-10-28
上傳用戶：wsf950131
使用verilog語(yǔ)言控制CPLD通過紅外收發(fā)器進(jìn)行紅外通訊，其中simple.qpf為發(fā)送端的工程文件，recive文件夾中的recive.qpf是接收端工程文件
標(biāo)簽： verilog CPLD 語(yǔ)言控制 紅外收發(fā)器
上傳時(shí)間： 2016-11-01
上傳用戶：gonuiln
cpld/fpga RS(204,188)譯碼器的verilog程序
標(biāo)簽： verilog cpld fpga 204
上傳時(shí)間： 2016-11-05
上傳用戶：tyler
精通verilog HDL語(yǔ)言編程源碼9——RS(204,188)譯碼器的設(shè)計(jì)
標(biāo)簽： verilog HDL 204 188
上傳用戶：獨(dú)孤求源
使用VERILOG 語(yǔ)言產(chǎn)生PWM波。只需要使用處理器或內(nèi)核直接配置相應(yīng)的寄存器就可以輸出PWM波。
標(biāo)簽： PWM VERILOG 語(yǔ)言 處理器
上傳時(shí)間： 2017-01-03
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tt id="16661"></tt>
