用impulse c編寫的18x18位的乘法器。
標(biāo)簽： impulse 18x18 編寫 乘法器
上傳時(shí)間： 2014-01-14
上傳用戶：jiahao131
本程序是11位帶符號(hào)位的乘法器，其中最高位為符號(hào)位(sign)，中間7位是指數(shù)部分(Exponent)，最后3位是尾數(shù)(Matissa)。表示數(shù)據(jù)的范圍是-2^-63-----+2^64.該工程文件有完整的程序，以及波形,驗(yàn)證正確。
標(biāo)簽： 程序 乘法器 符號(hào)
上傳時(shí)間： 2013-12-31
上傳用戶：大三三
軟件的使用程序并附上開發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),
標(biāo)簽： BCD 軟件 使用程序 8位
上傳時(shí)間： 2014-01-05
上傳用戶：xzt
一個(gè)32位元的浮點(diǎn)數(shù)乘法器，可將兩IEEE 754格式的值進(jìn)行相乘
標(biāo)簽： 浮點(diǎn)數(shù) 乘法器
上傳時(shí)間： 2013-12-26
上傳用戶：yuanyuan123
輸出脈沖后模數(shù)轉(zhuǎn)換器檢測到后送定時(shí)中斷4位數(shù)碼管掃描顯示
標(biāo)簽： 輸出脈沖 模數(shù)轉(zhuǎn)換器 檢測 定時(shí)中斷
上傳時(shí)間： 2014-01-11
上傳用戶：zaizaibang
用HDPLD實(shí)現(xiàn)的高速并行乘法器，其輸入為兩個(gè)帶符號(hào)位的4位二進(jìn)制數(shù)
標(biāo)簽： HDPLD 高速并行 乘法器
上傳時(shí)間： 2017-05-16
上傳用戶：rocwangdp
VHDL實(shí)現(xiàn)的8位乘法器，所有仿真全部通過
標(biāo)簽： VHDL 8位 乘法器
上傳時(shí)間： 2013-12-04
上傳用戶：wkchong
一個(gè)基于VerilogHDL語言的16位的booth算法的乘法器及其測試代碼
標(biāo)簽： VerilogHDL booth 語言 算法
上傳時(shí)間： 2014-01-18
上傳用戶：從此走出陰霾
4位二進(jìn)制加法器，vhdl實(shí)現(xiàn),外帶譯碼器部分，清晰簡潔，可讀性好
標(biāo)簽： 二進(jìn)制 加法器
上傳時(shí)間： 2017-07-03
上傳用戶：1101055045
采用加法樹流水線乘法構(gòu)造八位乘法器，并分析設(shè)計(jì)的性能和結(jié)果在時(shí)鐘節(jié)拍上落后的影響因素。
標(biāo)簽： 加法 乘法 乘法器 樹
上傳時(shí)間： 2017-07-15
上傳用戶：jennyzai
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
