位加法器的verilog程序與4×4 乘法器的verilog描述！！！
標簽： verilog 加法器 乘法器 程序
上傳時間： 2013-12-21
上傳用戶：ruixue198909
EDA課程設計8位十進制乘法器。
標簽： 8位 十進制 乘法器
上傳時間： 2013-10-17
上傳用戶：牛津鞋
上傳時間： 2013-10-09
上傳用戶：ZOULIN58
VHDL語言實現的16位快速乘法器
標簽： VHDL 語言 乘法器
上傳時間： 2013-11-30
上傳用戶：yd19890720
四位乘法器的VHDL源程序
標簽： VHDL 乘法器 源程序
上傳時間： 2013-12-04
上傳用戶：kristycreasy
實現4位加減乘除的alu，采用超前進位加法和布斯乘法，代碼較為簡單。
標簽： alu 減
上傳時間： 2013-12-22
上傳用戶：shizhanincc
一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。
標簽： Booth 符號 乘法器 二進制數
上傳時間： 2013-12-23
上傳用戶：skfreeman
該源碼實現了一個8*8位的乘法器，在實現的過程中用到了宏單元
標簽： 源碼 乘法器
上傳時間： 2013-12-28
上傳用戶：bakdesec
這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數字時鐘.
標簽： CPLD VHDL BCD 開發板
上傳時間： 2015-07-23
上傳用戶：李夢晗
verilog實現16*16位乘法器，帶測試文件
標簽： verilog 16 乘法器
上傳時間： 2013-12-18
上傳用戶：天誠24
蟲蟲下載站版權所有 京ICP備2021023401號-1
