傳感器是測控系統的重要組成部分,但有些傳感器,如增量式或絕對式旋轉編碼器,因無配套的二次儀表,給使用帶來不便。有些傳感器雖然可以買到配套的儀表,但價格昂貴,功能單一且功能無法擴展。為此,本課題以設計一種通用性強,功能擴展方便的測量儀表為目的,將計算機技術與嵌入式微處理器技術用于測量儀表當中,設計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括: 1.在分析比較各種二次儀表功能的基礎上,提出了基于ARM的嵌入式智能儀表設計方案。搭建了儀表的硬件平臺。 2.軟件設計實現了μC/OS-Ⅱ嵌入式系統在ARM7微控制器上的移植。在此基礎上,對嵌入式系統進行了一定的擴展,編寫了LCD驅動程序,調用了串口通信,A/D轉換等模塊的API函數,建立了多任務環境,使儀表兼具PWM脈寬調制功能、數據采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉編碼器實驗、轉矩轉速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構建,降低了軟件設計的復雜度,提高了系統的實時性和靈活性,縮短了開發周期。經過實驗驗證,該儀表能夠準確測定頻率信號、模擬信號及數字信號。
上傳時間: 2013-04-24
上傳用戶:1234567890qqq
效率達到86%,ACDC驅動LED T8燈管的方案
上傳時間: 2013-06-12
上傳用戶:270189020
提高LED顯示屏畫質的驅動電路設計方案 ? 利用驅動芯片快速響應來提升LED顯示屏畫質 解決方案: ? 將同一個時間內輸出電流的脈沖平均打散 ? PCB最好是4層板以上,走線部份越短越好 ? VLED與VCC分開為不同電源 ? VLED及VCC對地端加上一個大的穩壓電容
上傳時間: 2013-06-07
上傳用戶:gaoyining
語音編碼技術始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸的一個重要環節,越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯合開發的,國際電信聯盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A,主要降低了計算的復雜度以便于實時實現。因其具有良好的合成語音質量、適中的復雜度、較低的時延等優點,G729A標準已被廣泛應用在VOIP網關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢,對G729A語音編碼中的線性預測(LP)濾波器系數提取的FPGA(現場可編程門陣列,Field Programmable Gate Array)實現進行了深入研究。論文首先對語音信號處理及其發展進行介紹,深入討論了G729A語音編解碼技術。第二,對Altera公司的Stratix系列可編程器件的內部結構進行了研究,分析了在QuartusII開發平臺上進行FPGA設計的流程。第三,基于FPGA,對G729A編碼系統的LP分析部分做了具體設計,其中包括自相關函數和杜賓(Durbin)遞推兩個主要功能模塊,并對其工作過程進行了詳細的分析。第四,針對系統所使用的除法運算都是商小于1的特點,設計并實現了一個系統專用的除法器模塊。最后,在Altera FPGA目標芯片EP1S30F780C7上,對LP分析系統進行了驗證,證明了方案的可行性。
上傳時間: 2013-04-24
上傳用戶:miaochun888
LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下,結合連續相位MSK調制,滿足歸一化信噪比SNR=2dB時,系統誤碼率低于10-4。根據課題背景,本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比,編碼復雜度大,成為編碼硬件實現的一個障礙;論文針對實際系統的預期指標,通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析,基于1/2碼率,1024和2048兩種幀長,設計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環編碼器和二階準循環編碼器。 對于每種編碼器,分別設計了其整體結構,并對每種編碼器的功能模塊進行深入研究,設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據時序仿真結果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后,在FPGA中硬件實現了串行準循環編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。
上傳時間: 2013-08-02
上傳用戶:林魚2016
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動,成為研究的熱點。隨著研究的不斷深入和技術的發展,目前,LDPC碼已經被多個通信系統定為信道編碼方案,并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大,譯碼時序控制復雜,如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標,主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證,選出適合硬件實現的譯碼方案。結合通信系統,對譯碼算法進行仿真分析,確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語言編寫譯碼功能模塊,并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證,最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間: 2013-04-24
上傳用戶:1234567890qqq
第三代移動通信系統及技術是目前通信領域的研究熱點。本系統采用了第三代移動通信系統的部分關鍵技術,采用直接序列擴頻方式實現多路寬帶信號的碼分復用傳輸。在系統設計中,我們綜合考慮了系統性能要求,功能實現復雜度與系統資源利用率,選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環跟蹤機制、導頻信道估計方案和相干解擴方式,并在Quartus軟件平臺上采用VHDL語言,在FPGA芯片CycloneEP1C12Q240C8上完成了系統設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統提出了改進意見。
上傳時間: 2013-06-27
上傳用戶:fzy309228829
隨著3G網絡建設的展開,移動用戶數量逐漸增加,用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中,基站成本在網絡投資中占有很大比例,并且基站選址是建網的主要難題之一。同基站相比,直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前,直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低,同時設備間沒有統一的協議規范,無法滿足系統廠商與直放站廠商的兼容,所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標,以實現數字中頻系統為研究重心,圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀,闡述了數字直放站系統的設計思想及總體實現框圖,并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹,涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等,在理論基礎上闡述了一些具體模塊的高效實現方案,最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中,降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法,然后針對目前常用的幾種算法進行了仿真分析,最后在綜合考慮降低峰均比效果與實現復雜度的基礎上,提出了改進的二次限幅算法。通過仿真驗證算法的有效性后,針對其中的噪聲整形濾波器提出了“先分解,再合成”的架構實現方式,并指出其中間級窄帶濾波器采用內插級聯的方式實現,最后整個算法在FPGA上實現。 在軟件無線電思想的指導下,本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準,完成了系統的仿真測試和實物測試。最后得出結論:該系統實現了WCDMA數字直放站數字中頻的基本功能,并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間: 2013-04-24
上傳用戶:趙安qw
低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法?;谏删仃嚨木幋a算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比??紤]到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展??鐚勇摵暇幋a的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。
上傳時間: 2013-07-26
上傳用戶:qoovoop
H.264/AVC是ITU-T和ISO聯合推出的新標準,采用了近幾年視頻編碼方面的先進技術,以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標,作者負責系統架構設計,軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估,算法特點的分析,同時考慮到編碼器系統的可伸縮性,可擴展性,本文采用了DSP+FPGA的系統架構。DSP充當核心處理器,而FPGA作為協處理器,針對編碼器中最復雜耗時的模塊一運動估計模塊,設計相應的硬件加速引擎,以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案,其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計,同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預測,可以改善運動補償精度,提高圖像質量和編碼效率,但同時也大大增加了編碼器的復雜度,因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現,包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中,將多處理器技術和流水線技術相結合,提供高性能的并行計算能力,同時,采用合理的存儲器組織結構以提供高數據吞吐量,滿足運算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環境下建立測試平臺,完成了對整個設計的RTL級的仿真驗證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化,從而使工作頻率最終達到134MHz,分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間: 2013-07-24
上傳用戶:sn2080395