亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

調度方案

  • 基于TMS320C6713的原理圖,整體方案

    ★★★★基于TMS320C6713的原理圖,整體方案,包括SDRAM,FLASH,音頻接口等等。-TDS6713EVM原理圖

    標簽: C6713 320C 6713 TMS

    上傳時間: 2013-06-23

    上傳用戶:15510133306

  • 基于FPGA的卷積編碼和維特比譯碼

    在數字通信中,采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段,并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下,卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構;而概率譯碼不僅基于碼的代數結構,還利用了信道的統計特性,能充分發揮卷積碼的特點,使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的,對于概率譯碼最初的序列譯碼,隨著譯碼約束長度的增加,其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化,對不太長的約束長度,維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時,Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡單。 目前,卷積碼在數傳系統,尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時,將交織和解交織技術應用于編碼和解碼的過程中。 首先,簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理,并對硬判決譯碼和軟判決譯碼方法進行了比較。其次,討論了交織和解交織技術及其在糾錯碼中的應用。然后,介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ,包括數字系統的設計方法和設計規則。再有,對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后,在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真,并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明,系統的誤碼率達到了設計要求,從而驗證了譯碼器設計的可靠性,所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:zhenyushaw

  • 常用產品抗擾度標準和測試方法

    主要講述靜電放電、射頻輻射電磁場、電快速瞬變脈 沖群、雷擊浪涌、由射頻場引起的傳導干擾、工頻磁場、 電壓跌落和衰減振蕩波等八項抗擾度試驗,其中前七項試 驗在通用抗擾度標準中已經見到;后一項試驗(衰減振蕩 波抗擾度試驗)則在電力系統設備的抗擾度試驗中經常可 以見到。考慮到國內在引進生產家用電器的企業中經常采 用的高頻噪聲模擬器,本章予以補充介紹。此外,汽車工 業在我國的迅速發展,拉動了與之配套的汽車電子與電器 行業的迅速發展。對后者的質量控制與檢測問題便成為業 內人士所關注的一個熱點。

    標簽: 抗擾度 標準 測試方法

    上傳時間: 2013-05-24

    上傳用戶:fxf126@126.com

  • 基于FPGA的通用數字化音頻處理平臺

    目前對數字化音頻處理的具體實現主要集中在以DSP或專用ASIC芯片為核心的處理平臺的開發方面,存在著并行處理性能差,系統升級和在線配置不靈活等缺點。另一方面現有解決方案的設計主要集中于處理器芯片,而對于音頻編解碼芯片的關注度較低,而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數字化音頻處理平臺進行了研究,主要內容包括: 1、提出了基于FPGA的通用音頻處理平臺,該方案有別于現有的基于MCU、DSP和其它專用ASIC芯片的方案,論證了基于FPGA的音頻處理系統的結構及設計工作流程,并對嵌入式音頻處理系統專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路,并將設計思路得以實現。完成了FPGA的設計及實現過程,包括:系統整體分析,設計流程分析,配置模塊和數據通信模塊的RTL實現等;解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題;給出配置和數據通信模塊的功能方框圖;從多個角度完善PCB板設計,給出了各個系統組成部分的詳細設計方案和硬件電路原理圖,并附有PCB圖。 3、建立了實驗和分析環境,完成了各項實驗和分析工作,主要包括:PCB板信號完整性分析和優化,FPGA系統中各個功能模塊的實驗與分析等。實驗和分析結果論證了系統設計的合理性和實用性。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明,本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數字化音頻處理系統完全可以實現音頻信號的數字化處理,從而可以將FPGA在數字信號處理領域的優點充分發揮于音頻信號處理領域。

    標簽: FPGA 通用數字 處理平臺 音頻

    上傳時間: 2013-06-09

    上傳用戶:gaojiao1999

  • 基于FPGA的直擴調制解調器

    擴頻通信系統與常規的通信系統相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究,最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分,發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀,并介紹了本論文的研究思路和內容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結合實際需要,設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理,用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度,用改進型CORDIC算法實現NCO來方便的進行擴展。 接著,論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節,給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果,結果表明該系統具有性能穩定,靈活性好,生產調試容易,體積小,便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。

    標簽: FPGA 調制解調器

    上傳時間: 2013-07-04

    上傳用戶:yd19890720

  • 基于FPGA嵌入式指紋識別系統研究

    隨著科學技術的發展,指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統,其設計要求具有很高的實時性和易用性,因此識別算法應該具有較低的復雜度,較快的運算速度,從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺,使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera.公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入到FPGA內部,與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上,以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎,提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究,合理的改進了部分指紋識別算法;同時為了提高系統的實時性,采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面: 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述,同時改進了指紋圖像的細化算法,提高了算法的性能,并設計了一套實用的指紋特征數據結構; 2、針對指紋圖像預處理模塊,包括圖像的歸一化、頻率提取、方向提取以及方向濾波,采用基于FPGA的硬件電路的方式實現。實驗結果表明,在保證系統誤識率較低、可靠性高的基礎上,大大提高了系統的執行速度; 3、改變了傳統的單枚指紋識別方法,提出采用多枚指紋唯一標識身份,大大降低了識別系統的誤識率; 4、改進了傳統的基于三角形匹配中獲取基準點的方法,同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術,開發了后臺指紋特征匹配服務系統,實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明,本文所提出的系統構架方案有效可行,基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢,擁有廣闊的發展前景。

    標簽: FPGA 嵌入式 指紋識別 系統研究

    上傳時間: 2013-04-24

    上傳用戶:15528028198

  • 橢圓曲線密碼體制的數字簽名算法

    隨著計算機運算速度的提高和計算機網絡的發展,基于離散對數問題和大整數因子分解問題的數字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求,安全性依賴于橢圓曲線離散對數困難問題(ECDLP)的橢圓曲線密碼體制是當前密碼學界研究的熱點之一。現有的求解ECDLP的算法都是全指數時間復雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優勢,使得采用專用集成電路來實現橢圓曲線密碼體制己成為主要趨勢。因此,本課題著眼于應用,針對基于橢圓曲線數字簽名算法的FPGA實現進行了較為深入的探討與研究。 本課題從實際應用的需要出發,以初等數論、有限域理論、數字簽名技術和橢圓曲線理論為依據,確定了如下基于橢圓曲線數字簽名算法的硬件實現方案:首先,對實現基于橢圓曲線數字簽名算法所需的算法和技術進行了剖析和系統設計。然后,按照層次化、模塊化的設計思想,在Xinlinx公司的ISE 7.1工具中,采用硬件描述語言VHDL作為設計輸入,對各運算器和控制模塊進行電路設計;采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真,以保證底層設計的正確性。最后,在確保每個模塊的設計正確的前提下,完成電路的總體設計,再進行總體設計的仿真與測試。 本課題對Schnorr數字簽名算法的改進,實現了比未改進前的Schnorr數字簽名算法平均節省三分之一的運行時間。對基于橢圓曲線數字簽名算法的設計也獲得了良好的指標:產生簽名只需要1ms多的時間,驗證簽名也需要不到3ms。本課題的研究對實現電子交易安全方面有重要的作用,尤其是在密鑰分配、電子貨幣、電子證券、電子商務和電子政務等領域都有重要的應用價值,其成果具有廣泛的應用前景。

    標簽: 橢圓曲線 密碼體制 數字簽名算法

    上傳時間: 2013-04-24

    上傳用戶:獨孤求源

  • 紋理映射算法研究與FPGA實現

    紋理映射在計算機圖形計算中屬于光柵化階段,處理的是像素,主要的特點是數據的吞吐量大,對實時系統來說轉換的速度是一個關鍵的因素,人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器,并行算法或專用硬件。隨著數字技術的發展,尤其是可編程邏輯門陣列(FPGAs)的發展,提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展,當前的FPGA芯片已經能夠運算各種圖形算法,而在速度上與專用的圖形卡硬件相同。因此,FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面: 1、本文提出了一種MIPmapping紋理映射優化方法,改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式,減少紋理尋址的計算量,提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案,該方案針對移動設備對功耗和面積的要求,以及分辨率不高的特點,在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路,及紋理濾波電路的FPGA設計,并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量,用Wallace對部分積進行壓縮;乘累加器采用multiply-add fused算法,對關鍵路徑進行了優化;除法器為基于改進型泰勒級數展開的查找表結構實現,查找表尺寸只有208字節,電路為固定時延,在電路尺寸、延時及復雜度方面進行了較好的平衡。

    標簽: FPGA 映射 算法研究

    上傳時間: 2013-04-24

    上傳用戶:yxvideo

  • 嵌入式TCPIP協議的FPGA實現

    隨著Internet的不斷發展,人們希望日常生活中所用到的嵌入式設備都能夠很方便地實現Intemet接入,這對嵌入式系統設計提出了新的挑戰,要求低成本、多功能、高性能。這些是目前嵌入式系統設計的熱點。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發展,從最初的幾千門到現在的幾百萬門,可靠性與集成度不斷提高,而功耗和成本卻在不斷降低,具有很高的性價比。再加上開發周期短、對開發人員的要求相對較低的優點,因此被大量應用于嵌入式系統設計中。 本文是基于FPGA高性價比、可靈活配置的特點,也是當前流行的“微控制器+FPGA”的嵌入式系統設計方式,所以我們提出了基于FPGA的實現方案。本文通過在FPGA中硬件實現嵌入式TCP/IP協議(包括UDP、IP、ARP、TCP等網絡協議)以及以太網MAC協議,并提供標準MII接口,通過外接PHY實現網絡連接。最終成功地通過了驗證。 基于FPGA的實現可以有效地降低成本,同時可以在其中集成其他功能模塊,提高整個系統的集成度,減小PCB版圖面積和布線復雜度,有利于提高系統可靠性。因此,本研究課題對嵌入式系統設計有很大的實用價值。

    標簽: TCPIP FPGA 嵌入式 協議

    上傳時間: 2013-07-08

    上傳用戶:450976175

  • H264視頻編碼器幀內預測系統設計

    H.264視頻編解碼標準以其高壓縮比、高圖像質量、良好的網絡適應性等優點在數字電視廣播、網絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內預測的速度,對于實時性要求較高的場合具有重大的意義。為此,論文在總結國內外相關研究的基礎上,針對H.264幀內預測的軟件實現具有運算量大、實時性差等缺點,提出了一種基于FPGA的高并行、多流水線結構的幀內預測算法的硬件實現。    論文在詳細闡述H.264幀內預測編碼技術的基礎上,分析了17種預測模式算法,通過Matlab仿真建模,直觀地給出了預測模式的預測效果,并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響,以此為根據對幀內預測模式進行裁剪。接著論文提出了基于FPGA的幀內預測系統的設計方案,將前段采集劍的RGB圖像通過色度轉換模塊轉換成YCbCr圖像,存入片外SDRAM中,控制模塊負責讀寫數掘送入幀內預測模塊進行處理。幀內預測模塊中,采用一種并行結構的可配置處理單元,即先求和再移位最后限幅的電路結構,來計算各預測模式下的預測值,極大地減小了預測電路的復雜度。針對預測模式選擇算法,論文采用多模式并行運算的方法,即多個結構相同的殘差計算模塊,同時計算各種預測模式對應的SATD值,充分發揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法,采用蝶形快速變換、流水線設計提高硬件的工作效率。最后,論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。    整個幀內預測系統被劃分成多個功能模塊,采用層次化、模塊化的設計思想,并采用流水線結構和乒乓操作來提高系統的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計,由Modelsim仿真和集成開發環境ISE9.1綜合。仿真與綜合結果表明,系統時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎上,能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統進行了有益的探索,具有一定的實用價值。

    標簽: H264 視頻編碼器 幀內預測 系統設計

    上傳時間: 2013-07-21

    上傳用戶:ABCD_ABCD

主站蜘蛛池模板: 正定县| 涟水县| 焦作市| 五大连池市| 泸溪县| 钦州市| 万载县| 手机| 大荔县| 太谷县| 阿荣旗| 台安县| 探索| 奎屯市| 夏津县| 理塘县| 台南市| 蛟河市| 荥阳市| 丰都县| 香港| 武邑县| 昌邑市| 莱西市| 汕尾市| 富顺县| 天全县| 临朐县| 曲麻莱县| 天长市| 行唐县| 巫溪县| 二连浩特市| 大埔区| 万源市| 蓬溪县| 察雅县| 勐海县| 通州市| 宁城县| 扶绥县|