亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

網上銀行

  • 嵌入式可重構數控系統的研究

    傳統的數控系統采用的大多是專用的封閉式結構,它能提供給用戶的選擇有限,用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求;各種廠商提供給用戶的操作方式各不相同,用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展,數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢,本文致力于建立一個適合現場加工特征的開放結構數控平臺,使系統具備軟硬件可重構的柔性特征,同時把監控診斷和網絡模塊融入數控系統的框架體系之內,滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上,引入可重構的設計方法,選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心,配以系統所需的外圍模塊;軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心,開發所需要的應用軟件,將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點,而且具有良好的可移植性和軟硬件可裁減性,便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下: (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計,以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法,設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理,合理分配控制系統的管理任務,開發系統的底層驅動程序和應用程序。 最后,本文總結了系統的開發工作,并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法,以指引后續研究工作。

    標簽: 嵌入式 可重構 數控系統

    上傳時間: 2013-04-24

    上傳用戶:gcs333

  • 屏上顯示模塊的FPGA實現

    隨著數字電視技術的飛速發展,數字機頂盒已成為現在模擬電視收看數字電視節目必不可少的設備。而數字機頂盒需要在解碼后的模擬視頻信號上加入屏幕顯示信息(如亮度、色度、信息服務菜單等)以提供給觀眾良好的界面和靈活的人機交互。 v屏幕顯示系統(OSG,On-Screen-Graphics)解決了現有模擬電視無法實現的疊加屏幕顯示信息的問題,提供同步輸出疊加有各種圖形、文字的電視節目圖像的功能,其中最主要的部分是OSD(On-Screen-Display),即屏幕顯示單元。OSD將疊加的位圖圖像分為多個OSD塊,一般定義為矩形區域。每個矩形區域,例如臺標、參數調節框、字幕等,都有獨立的4色、16色或256色顏色查找表。同時OSG系統也支持真彩模式。OSD塊經由編碼/混合器與視頻圖像進行alpha混合后輸出到電視屏幕上。 本文詳細介紹了應用FPGA設計包括屏幕顯示單元在內的OSG系統的思路和設計過程,描述了模塊的劃分與功能仿真。在論文前半部分,本文給出了圖文屏幕顯示系統各子單元的工作流程,接著論文的后半部分,給出了詳細的模塊接口說明和硬件實現。

    標簽: FPGA 顯示模塊

    上傳時間: 2013-07-27

    上傳用戶:萬有引力

  • 用FPGA實現8051內核及外設I2C接口

    8051處理器自誕生起近30年來,一直都是嵌入式應用的主流處理器,不同規模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產品。該處理器極具靈活性,可讓開發者自行定義部分指令,量身訂制所需的功能模塊和外設接口,而且有標準版和經濟版等多種版本可供選擇,可讓設計人員各取所需,實現更高性價比的結構。如此多的優越性使得8051處理器牢固地占據著龐大的應用市場,因此研究和發展8051及與其兼容的接口具有極大的應用前景。在眾多8051的外設接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅動器等,越來越多地應用于計算機及自動控制系統中。因此,本論文的根本目的就是針對如何在8051內核上擴展I2C外設接口進行較深入的研究。 本課題項目采用可編程技術來開發805l核以及12C接口。由于8051內核指令集相容,我們能借助在現有架構方面的經驗,發揮現有的大量代碼和工具的優勢,較快地完成設計。在8051核模塊里,我們主要實現中央處理器、程序存儲器、數據存儲器、定時/計數器、并行接口、串行接口和中斷系統等七大單元及數據總線、地址總線和控制總線等三大總線,這些都是標準8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊,采用自下而上的方法,逐次實現一位的收發、一個字節的收發、一個命令的收發,直至實現I2C的整個通信協議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實現的8051核成功并高效地控制擴展的12C接口與從設備TMPl01通信。 用EP2C35F672C6芯片開發的12C接口,數據的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經測試其傳輸速率可達普通速率和快速速率。 目前集成了該12C接口的8051核已經在工作中投入使用,主要用于POS設備的用戶數據加密及對設備溫度的實時控制。雖然該設備尚未大批量投產,但它已成功通過PCI(PaymentCardIndustry)協會認證。

    標簽: FPGA 8051 I2C 內核

    上傳時間: 2013-06-18

    上傳用戶:731140412

  • 串行10位數模轉換器TLC5615及其在單片機中的應用

    本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/

    標簽: 5615 TLC 串行 中的應用

    上傳時間: 2013-05-20

    上傳用戶:redmoons

  • 基于FPGA的雷達信號偵察數字接收機

    隨著信號處理技術的進步和電子技術的發展,雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出,促使雷達偵察接收機朝大帶寬、全截獲方向發展,現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現,為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點,在前人研究基礎上,從算法和硬件實現兩方面,對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新,主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術,大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法,并將該算法在FPGA中進行了硬件實現,設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案,并將其在FPGA芯片中進行了硬件實現,設計能夠在一個時鐘周期內完成32點并行FFT運算,滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案,通過改變FIFO長度改變自相關運算點數,實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷,降低了虛警概率,提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上,提出采用三路并行檢測,每路采用不同的相關點數和檢測門限,再綜合考慮三路檢測結果,得到最終檢測結果。給出了算法FPGA實現過程,并對設計進行了聯合時序仿真,提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法,并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值,降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果,完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計,最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機,并在微波暗室中進行了測試。

    標簽: FPGA 雷達信號 數字接收機

    上傳時間: 2013-06-13

    上傳用戶:Divine

  • 基于FPGA的數字合成信號發生器

    直接數字頻率合成(DDS)技術采用全數字的合成方法,所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。 在理論上對DDS的原理及其輸出信號的性能進行了分析,采用FPGA實現了任意波形發生器,能夠產生三角波、鋸齒波、調頻波、調相波、調幅波和碎發等十幾種波形,并能通過串行口下載任意波形。在設計頻率調制電路時采用了頻率字運算單元和相位累加器相結合的結構,該方法既可實現寬帶線性調頻,又可實現非線性調頻。完成了軟件和硬件的設計和調試。對實驗樣機進行了測試,結果表明性能指標達到了設計要求。

    標簽: FPGA 數字 合成 信號發生器

    上傳時間: 2013-05-26

    上傳用戶:1234567890qqq

  • 基于FPGA的數字視頻光纖傳輸系統

    隨著計算機技術和通信技術的迅速發展,數字視頻在信息社會中發揮著越來越重要的作用,視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時,FPGA單片規模的不斷擴大,在FPGA芯片內部實現復雜的數字信號處理系統也成為現實,因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合,設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統,系統利用時分復用和無損壓縮技術,采用串行數字視頻傳輸的方式,可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時,確定了基于FPGA的設計方案,采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換,在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼,利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法,用Verilog語言設計了壓縮模塊和解壓縮模塊,利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據,光纖線路碼采用CIMT碼,設計了編解碼模塊,解碼過程中,利用數字鎖相環來實現發射與接收的幀同步,在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真,并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作,實驗證明,系統工作穩定,圖像清晰,實時傳輸效果好,可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現,利用FPGA的并行處理優勢,大大提高了系統的處理速度,使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。

    標簽: FPGA 數字視頻 光纖傳輸系統

    上傳時間: 2013-04-24

    上傳用戶:gzming

  • 基于FPGA的智能小車系統

    基于FPGA的智能小車系統就是本地計算機通過接入Internet小車實現對遠端工作現場、危險工作地段等特殊環境進行監視和控制的系統。智能小車是智能行走機器人的一種,這種智能小車可以適應不同環境,不受溫度、濕度、空間、磁場輻射、重力等條件的影響,可以在人類無法進入或生存的環境中完成人類無法完成的探測任務。適用于國防及民用多個領域。整個系統以遙控小車裝置為基礎,通過配置在上面的攝像頭實現圖像的采集及對行車道的檢測,通過配置的紅外測溫儀探測環境和目標的溫度,具有一定的智能性。其明顯的優點是可以通過網絡遠程控制小車運行及采集現場的溫度、圖像等相關信息,完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領域、遠程監控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統的基礎上,提出了基于FPGA的智能小車遠程監控方案。采用FPGA來實現,可以充分利用現有的IP核,功能擴展容易,設計開發成本低,上市時間快,修改方便,甚至可以遠程重構系統。與單片機相比,集成度高,可靠性好,調試和維護方便。 論文主要內容包括以下幾個部分:在對智能小車功能分析的基礎上,設計了硬件系統,并在FPGA上構建了基于Nios Ⅱ的嵌入式系統,配置了SPI、串行口和以太網接口模塊和驅動程序,以及各種存儲器。移植了μClinux操作系統,配置嵌入式Web服務器,編寫CGI程序,設計了動態網頁;并對行車道檢測系統進行了研究,在DSP Builder中構建了該模塊,并在Matlab中進行了仿真。在研究數碼相機模塊和紅外測溫模塊的基礎上,編寫了圖像采集和溫度測量程序以及小車運動控制程序,并對系統進行了調試,初步達到通過Internet實現遠程監控的目的。

    標簽: FPGA 智能小車

    上傳時間: 2013-08-05

    上傳用戶:cjf0304

  • 動態光譜數據采集與預處理

    人體血液成份的無創檢測是生物醫學領域尚未攻克的前沿課題之一,動態光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結果的影響。實現動態光譜檢測,其關鍵在于采集多波長的光電容積脈搏波信號,并對其進行處理。針對動態光譜檢測中信號微弱、信噪比低、處理數據量大的特點,本文設計了基于FPGA和面陣CCD攝像頭的動態光譜數據采集與預處理系統,提高檢測精度,采集出滿足動態光譜信號提取要求的光電脈搏波;并對動態光譜頻域提取法的核心算法FFT的FPGA實現進行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規光柵光譜儀中的光電接收器,實現對多波長的光電容積脈搏波的檢測。結合面陣CCD的二維圖像特點,采用信號累加法去除噪聲,提高信號的信噪比。 創新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加,然后再進行傳輸和存儲。不同于幀累加和異行累加,這種同行累加方式不但大大的提高了信號的信噪比,同時減小了數據的傳輸速度和傳輸量,降低了對存儲器容量的要求,改善了動態光譜信號檢測系統的性能。 針對面陣CCD攝像頭輸出的復合視頻信號的特點,設計視頻信號解調電路,得到高速、高精度的數字視頻信號和準確的視頻同步信號,用于后續的視頻信號采集與處理。 根據動態光譜信號檢測和視頻信號采集的要求,選擇可編程邏輯器件FPGA作為硬件平臺,設計并實現了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預處理系統。該系統實現了視頻信號的精確定位,通過光譜信號的高速同行累加,實現了光電脈搏波信號的高精度檢測。系統采用基于FPGA的Nios II嵌入式處理器系統,通過對其應用程序的開發,可靠的實現了數據的采集、傳輸和存儲,提高了系統的集成度,降低了開發成本。 為實現動態光譜信號的頻域提取,研究了基于FPGA的FFT實現方案,對各關鍵模塊進行設計,為動態光譜信號的進一步處理打下良好的基礎。 最后,通過實驗證明了系統數據采集的正確性和信號預處理的可行性,得到了符合動態光譜信號提取要求的脈搏波信號。

    標簽: 動態 光譜數據采集 預處理

    上傳時間: 2013-04-24

    上傳用戶:cknck

  • 偽隨機序列發生器的FPGA設計與實現

    偽隨機序列 (Pseudo-Random Sequence,PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域,其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優良的偽隨機序列,近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件實現,在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于這種方法,提出了以現場可編程門陣列 (Field Programmable Gate Array,FPGA)為平臺的硬件設計實現方案,采用硬件描述語言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整個系統的設計,通過了仿真與適配,完成了硬件調試;詳細地論述了系統總體框架及內部模塊設計,重點介紹了TD-ERCS算法實現單元的設計,并在系統中設計加入了異步串行接口,完善了整個系統的模塊化,可使系統嵌入到現有的各類密碼系統與設備中;基于FDELPHI編程環境,完成了計算機應用軟件的設計,為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面,也為分析與測試硬件系統產生的CPRS提供了方便;同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology,NIST)提出的偽隨機序列性能指標,對軟件與硬件系統產生的CPRS進行了標準測試,軟件方法所得序列各項性能指標完全合格,硬件FPGA所得序列僅三項測試未能通過,其原因有待進一步研究。

    標簽: FPGA 偽隨機序列 發生器

    上傳時間: 2013-06-20

    上傳用戶:heart520beat

主站蜘蛛池模板: 大港区| 科尔| 清徐县| 华阴市| 新巴尔虎左旗| 凌云县| 嘉峪关市| 丘北县| 旺苍县| 和政县| 那坡县| 怀远县| 玉环县| 永定县| 巴东县| 兴义市| 迭部县| 易门县| 新晃| 枣庄市| 甘德县| 巩留县| 大名县| 壤塘县| 松滋市| 新和县| 景德镇市| 建阳市| 新沂市| 徐水县| 常山县| 佛教| 松桃| 霞浦县| 闵行区| 江永县| 彭水| 台东县| 保定市| 孟津县| 奈曼旗|