電子電路百科全書_上 電子愛好迷必看
上傳時間： 2013-05-17
上傳用戶：cooran
本文研究的視頻處理系統是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現”的一部分，主要完成計算機視覺系統的一些基本工作，即視頻圖像的采集、預處理和顯示等。 視頻圖像采集和預處理系統以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結合視頻模數轉換芯片和VGA顯示器，完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構成計算機視覺系統必不可少的一部分；圖像預處理則是計算機視覺系統進行高層處理的基礎，優秀的預處理算法能有效改善圖像質量，提高系統分析判斷的準確性。 本文在介紹基于FPGA的視頻采集、預處理系統整體架構的基礎上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設計方案用于實現YCrCb色度空間到RGB色度空間的轉換； 2.針對采集的視頻圖像，根據VGA顯示的要求，給出了一種實現圖像去隔行的方案； 3.分析了一系列圖像濾波的預處理算法，如均值濾波、中值濾波和自適應濾波等，在比較和總結各算法特點的基礎上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應濾波法； 4.根據算法特點設計了多種采用FPGA實現的圖像濾波算法，并對硬件算法進行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結果，在此基礎上對各種算法的效果進行直觀的比較。 文中，預處理算法的實現充分利用了FPGA的片內資源，體現了FPGA在圖像處理方面的特點及優勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現，從而簡化了系統整體結構。視頻采集和預處理系統在FPGA上的成功實現為“計算機視覺及其芯片化實現”奠定了必要的基礎、提供了一定理論依據。
上傳時間： 2013-04-24
上傳用戶：我好難過
在微機上模擬I2C總線的設計，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。
上傳時間： 2013-07-14
上傳用戶：xuanchangri
周立功的關于Intel80C51以及廣大的51系列單片機的書，或者確切地說是一本工程實踐指導，內容涉及硬件、使用軟件補充硬件、在8051 上使用匯編和C、系統調試、中斷系統、串行口、8051的網絡設計、8051的模糊控制等。值得收藏。
上傳時間： 2013-07-13
上傳用戶：zklh8989
嵌入式linux系統的網絡編程（C++）在ARM上實現視頻會議，此程序獲得全國研究生電子大賽一等獎。壓縮包內為全部源碼，包括音頻、視頻（H.264）socket部分。
上傳時間： 2013-07-07
上傳用戶：15528028198
"Nios II軟件構建工具開發環境是一組功能強大的命令、工具以及腳本，利用它們可以管理應用程序、電路板支持包(BSP)和軟件庫的編譯選項。命令在Nios II軟件構建工具上可以獨立于Nios II IDE而運行。如果你偏愛于使用命令行環境，或者你想獲得能夠快速適應你所喜歡的軟件(或系統)開發環境的開發工具，Altera公司建議使用這個開發平臺。Nios II軟件構建工具是Altera公司未來開發工具的基礎。"
上傳時間： 2013-05-17
上傳用戶：WsyzxxnSej
短波通信由于其固有的優點，在無線通信特別是軍事通信中有著很重要的應用，國內外對短波電臺以及高速調制解調器的研究也是相當多，然而有些硬件結構相似的電臺信號特征差異卻很大，這極大地限制了不同電臺間的互通互連。而軟件無線電用軟件代替部分硬件，可以通過不同軟件模塊來實現不同的功能，因此利用軟件無線電，可以在相同的硬件平臺上，實現多種短波數字化業務，而本文重點研究的就是基于軟件無線電的短波串行體制。 首先對短波串行體制標準進行了詳細地研究，并對發射端實現方法進行了具體的說明。其次闡述了中頻數字接收機相關基本理論，在研究信號采樣理論、多速率數字信號處理理論、濾波器設計理論、FPGA硬件數字算法等基礎上，并結合實際應用要求，提出了適合于FPGA實現的數字化中頻處理系統方案，對系統進行了仿真，驗證了系統方案的可行性，然后通過Verilog編程完成了數字下變頻的FPGA實現，效果較好。最后對接收端的基帶處理方法進行了一些探索。
上傳時間： 2013-07-19
上傳用戶：czh415
本文針對由FPGA構成的高速數據采集系統數據處理能力弱的問題，提出FPGA與單片機實現數據串行通信的解決方
上傳時間： 2013-04-24
上傳用戶：cuicuicui
在CortexM0上移植ucos-ii,用的是NXP公司的LPC1114處理器，ucos-ii版本是V2.86，初學者可以作為參考^_^
上傳時間： 2013-04-24
上傳用戶：fuzhoulinzexu
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
上傳時間： 2013-06-07
上傳用戶：gps6888
