本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調試，對實驗數據進行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設計并實現了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現了調試系統的整體設計。 在軟件方面，設計了調試監控軟件，完成了對FPGA-CPU運行的控制和信號狀態的監測。這些信號包括地址和數據總線以及各種寄存器的數據等；實現了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外，設計了專用的編譯軟件，實現了基于不同指令系統的偽匯編程序編譯，提高了調試效率。 本文作者在實現了FPGA-CPU調試系統基礎上，對兩種指令系統不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明，這種基于IP核的可復用設計技術，能夠在一個FPGA芯片內實現調試系統和FPGA-CPU的無縫連接，能夠有效地調試FPGA-CPU。
上傳時間： 2013-08-04
上傳用戶：zhch602
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，FPGA的出現使得ASIC(Application Specific Integrated Circuits)產品的上市周期大大縮短，并且節省了大量的開發成本。目前FPGA的功能越來越強大，滿足了目前集成電路發展的新需求，但是其結構同益復雜，規模也越來越大，內部資源的種類也R益豐富，但同時也給測試帶來了困難，FPGA的發展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發的FPGA芯片FDP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內部所有的邏輯單元，使得FPGA內部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產生，測試取得了完滿的結果。
上傳時間： 2013-06-11
上傳用戶：唐僧他不信佛
USB(UniversalSerialBus，通用串行總線)是當今消費電子產品和儀器設備中應用最廣的接口協議之一，然而目前國內的USB芯片只有極少數幾款，產品研究善處于起步階段，絕大部分產品主要由國外的IC設計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而，如果能夠自主開發設計USB芯片以替代國外同類產品，將會有很好的市場前景和利潤空間。 本論文課題是針對基于FPGA(FieldProgrammableGateArray，現場可編程門陣列器件)的數字電子產品應用設計一種實際可復用的USB接口引擎軟核。該軟核主要是用于處理USB標準協議包的通信處理，通過外接MCU(MultipointControlUnit，微控制器)就可以實現完整的USB接口通訊功能。它的功能相當于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優點是結構簡單、靈活性高、復用設計方便。 功能仿真和綜合測試結果顯示本論文所設計的接口引擎軟核符合設計要求，并且軟核的性能和市場上同類產品基本一致。本論文的創新之處在于：1、從可配置性角度出發設計了低速、全速、高速三種可選模式；2、支持最多31個可配置端點；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級)代碼設計規則，同時也開發了可綜合的驗證測試代碼；4、完全由硬件實現USB通信功能。
上傳時間： 2013-07-18
上傳用戶：JasonC
本文的主要研究內容是利用FPGA平臺實現以太網絡接口。 首先，對論文的大致內容和組織結構做了簡要介紹，并且比較分析了目前比較流行的網絡接口實現的三種方法，并以此為基礎提出了本文中重點介紹的基于FPGA 的網絡接口實現方法。 其次，介紹采用以FPGA 做為主控芯片控制8019AS 網絡控制芯片來實現從網絡上接收數據幀的功能。FPGA 需要在上電時完成對于8019AS的初始化設置。在接收和發送數據報文時，對相應的寄存器進行控制和操作以完成網絡數據幀的接收。對FPGA 與8019AS 之間的接口實現進行了詳細的描述。 最后，介紹了在FPGA 內部對于接收到的網絡數據幀進行TCP/IP協議分析的具體過程和實現方法。分別詳細介紹了接收模塊、發送模塊以及其中子模塊具體功能和實現方法。說明了模塊之間相互觸發的具體關系。現有的網絡接口一般是采用MCU 或者ARM 等專用控制芯片來實現的，而此次課題以FPGA 作為主控芯片來實現網絡接口以及部分TCP/IP 協議分析是一個創意。而且由于FPGA 多管腳可以靈活配置，也使得系統的可擴展性有了很大的提高。
上傳時間： 2013-06-09
上傳用戶：huazi
可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域，與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比，基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性，能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎上，為蝶形處理器設計了一個并行乘法器。在實現該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數。同時，使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符，證明了本文所提出的算法的正確性。 另外，本文還對設計結果提出了進一步的改進方案，在乘法器內加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標準中，二維離散小波變換(2DDWT)是其圖像壓縮系統的核心變換。在很多需要進行實時處理圖像的系統中，如數碼相機、遙感遙測、衛星通信、多媒體通信、便攜式攝像機、移動通信等系統，需要用芯片實現圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現時的復雜性考慮較少，對圖像處理的小波變換硬件實現的研究也較少。 本文針對圖像處理的小波變換算法及其硬件實現進行了研究。對文獻[13]提出的“內嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設計了該算法的硬件結構，在MATLAT的Simulink中進行仿真，對該結構進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統的小波變換的邊界處理方法比較：由于將其邊界延拓過程內嵌于小波變換模塊中，使該硬件結構無需額外的邊界延拓過程，減少小波變換過程中對內存的讀寫量，從而達到減少內存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現時不改變原來的提升小波算法的規則性結構的特點。這種小波變換硬件芯片的實現不僅適用于JPEG2000的5/3無損小波變換，當然也可用于其它各種實時圖像壓縮處理硬件系統。
上傳時間： 2013-06-13
上傳用戶：jhksyghr
對MSP430F5338的寄存器及其外設都有明確的說明
上傳時間： 2013-07-07
上傳用戶：雨出驚人love
These 8-bit shift registers feature gated serial inputs andan asynchronous clear. A LOW logic le
上傳時間： 2013-06-12
上傳用戶：qq521
針對CC2430/CC2530芯片的Zigbee開發套件可與IAR for MCS-51 集成開發環境無縫連接，操作方便、連接方便、簡單易學，是學習開發Zigbee產品最好最實用的開發工具。通過USB接口連接電腦，具有代碼高速下載，在線調試，斷點、單步、變量觀察，寄存器觀察等功能，實現對CC2430/CC2530系列無線單片機實時在線仿真、調試。該開發套件模板能夠協助初學者和設計人員快速評估及進行多種Zigbee應用開發，熟悉掌握硬件原理和協議棧。
上傳時間： 2013-05-31
上傳用戶：riiqg1989
現在，下一代嵌入式微處理器和軟件面臨著不斷減小的產品壽命。而由此產生的縮短的研發周期則要求設計者能夠在更短的時間內開發出更為復雜的處理器和軟件。為了解決這個問題，嵌入式系統的仿真逐漸成為在新的可編程結構的開發中必不可少的工具。對于嵌入式系統仿真核心的指令集仿真器，由于普遍使用的解釋型仿真器的性能較低，從十幾年前開始，人們就開始了對編譯型指令集仿真器的研究。但是，由于編譯技術的限制，它從來沒有能夠在商業產品中推廣。 ARM公司06年新推出的Cortex-M3系列芯片已經廣泛應用在無線傳感器網絡等領域。本文將針對基于ARM Cortex-M3的嵌入式系統設計出一個仿真平臺，以ARM Cortex-M3 所采用最新的Thumb-2 指令集作為目標指令集，設計了其仿真器，給出了一種優化的解釋型指令仿真機。 1.首先介紹了Thumb-2 指令集的編程模型，包括目標指令集支持的處理器的模式、寄存器和存儲器的組織。 2.其次建立了仿真平臺。在平臺的建立過程中，設計了結合編譯技術速度和解釋技術靈活性的仿真機；完成了Thumb-2 指令集體系結構的描述；實現了存儲器接口，從而可以滿足目標指令集對存儲器的訪問要求；介紹了ELF 文件格式，并設計了將ELF 文件中的指令和數據裝入存儲器的裝載程序。 3.最后以一個基于ARM Cortex-M3 處理器的機器小車嵌入式系統為例，對仿真平臺進行功能上的驗證。
上傳時間： 2013-07-19
上傳用戶：111111112
