Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
//串行驅動led顯示， //一個74hc595位移寄存器驅動三極管驅動led位， //兩個74hc595驅動led段，方式位5位x8段x2=10個數碼管 //5分頻，每次掃描時間位1.25ms //定義特殊符號
上傳時間： 2015-03-30
上傳用戶：海陸空653
S3C44B0X 具有 8 路模擬信號輸入的 10 位模/數轉換器（ADC），它是一個逐次逼近型 的 ADC，內部結構中包括模擬輸入多路復用器，自動調零比較器，時鐘產生器，10 位逐次 逼近寄存器（SAR），輸出寄存器如下圖所示。這個 ADC 還提供可編程選擇的睡眠模式， 以節省功耗。
上傳時間： 2014-11-23
上傳用戶：zhangyi99104144
利用Atmel ATMega8 的定時器功能和PWM功能，制作頻率發生器。 有LCD顯示，并可實時調節ATMega8的各個相關的寄存器內容。 支持紅外遙控器輸入。 ..\頻率發生器.prj ......主芯片項目文件 ..\頻率發生器.c ......主芯片主程序 ..\頻率發生器.asm ......主芯片匯編文件(自動生成) ..\頻率發生器.hex ......可供燒錄的文件 ..\頻率發生器_client.prj ......副芯片項目文件 ..\頻率發生器_client.c ......副芯片主程序 ..\頻率發生器_client.asm ......副芯片匯編文件 ..\頻率發生器_client.hex ......可供燒錄的文件 ..\Config.h ......硬件配置文件 ..\Input.c ......接受紅外遙控器輸入并在LCD中顯示 ..\LCD_Interface.c ......LCD 1602 接口文件 ..\Menu.c ......在LCD中顯示菜單和其它信息 ..\Menu.h ......菜單定義文件 ..\Readme.txt ......本說明文件
上傳時間： 2013-12-12
上傳用戶：源弋弋
基于LPC2119的CAN驅動及例子 循環發送實例程序 簡單的CAN中繼器實例，用到驗收過濾寄存器 CAN和RS232透明轉發器 基于uCOSII的CAN和RS232透明轉發器 等
上傳時間： 2013-12-23
上傳用戶：磊子226
本文詳細介紹了制作電路板的方法及步驟. 實驗板的功能 這個實驗板可以做如下實驗： 1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗 2．可以進行觸發器、寄存器、計數器和一般時序電路的實驗 3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數字系統的實驗 4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗
上傳時間： 2015-10-02
上傳用戶：colinal
一個用于測試ABB變頻器通訊的小工具，在調試Abb變頻器RS485通訊時很有幫助。它可以讀寫所用的寄存器。
上傳時間： 2015-10-23
上傳用戶：huyiming139
x5045有四種功能：分別是上電復位、看門狗定時器、電源電壓監控和塊鎖保護串行eeprom的功能， 該程序通過改變控制寄存器的參數可以實現看門狗定時器監視電壓和設置保護rom區，每次復位后 地址計數器都是該區的首地址（個人觀點），即斷點地址。 問題：其實對該芯片的應用還是很模糊
上傳時間： 2015-11-10
上傳用戶：chens000
ARM綜合板子分時電度器計算電價，用電時數，分時用電時數，在不同寄存器中存儲。
上傳時間： 2015-12-02
上傳用戶：stella2015
數字音頻實驗測試工程，程序演示了通過I2C 總線對 TLV320AIC23 芯片的控制，各種音頻環路，多種采樣頻率，DMA 音頻采集和輸出等 測試。程序中有詳盡的說明。TLV320AIC23 的控制HDL模塊Freedev_aic23 的7 號 寄存器提供了讀和寫兩個端口，分別連接到數字音頻芯片的AD 和DA 通道，每次可 讀出和寫入一個32 位寬的數據，分別是16 位左聲道和16 位右聲道的采樣值。每 次數據就是一次采樣的結果。如果是48K 采樣率，那么每個數據時間間隔就是 1/48000。在這個工程基礎上可以輸出我們的特殊處理的數據，如正弦波數據，就 可以輸出（LOUT）正弦波信號。
上傳時間： 2015-12-14
上傳用戶：bruce5996
