回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實(shí)現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進(jìn)行模塊級和系統(tǒng)級的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對設(shè)計(jì)進(jìn)行了大量的主、客測試，各項(xiàng)測試結(jié)果均達(dá)到或優(yōu)于G．168的要求。
上傳時(shí)間： 2013-06-23
上傳用戶：123啊
回波消除器廣泛應(yīng)用于公用電話交換網(wǎng)(PSTN)、移動(dòng)通信系統(tǒng)和視頻電話會(huì)議系統(tǒng)等多種語音通信領(lǐng)域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠(yuǎn)端語音信號通過混合線圈時(shí)產(chǎn)生一定泄漏，一部分信號又傳回遠(yuǎn)端，產(chǎn)生線路回波，回波的存在會(huì)嚴(yán)重影響語音通信質(zhì)量。本文主要針對線路回波進(jìn)行研究，設(shè)計(jì)并實(shí)現(xiàn)了滿足實(shí)用要求的基于FPGA平臺的回波消除器。 首先，對回波產(chǎn)生原理和目前幾種常用回波消除算法進(jìn)行了分析，在研究自適應(yīng)回波消除器的各個(gè)模塊，特別是深入分析各種自適應(yīng)濾波算法和雙講檢測算法，綜合考慮各種算法的運(yùn)算復(fù)雜度和性能的情況下，這里采用NLMS算法實(shí)現(xiàn)自適應(yīng)回波消除器。針對傳統(tǒng)雙講檢測算法在近端語音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進(jìn)雙講檢測算法。 本文首先使用C語言實(shí)現(xiàn)回波消除器的各個(gè)模塊，其中包括自適應(yīng)濾波器、遠(yuǎn)端檢測、雙講檢測、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過仿真測試，相關(guān)模塊算法能夠有效提高回波消除器性能。在此基礎(chǔ)上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實(shí)現(xiàn)各功能模塊，并通過模塊級和系統(tǒng)級功能仿真以及時(shí)序仿真驗(yàn)證，最終在現(xiàn)場可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺上實(shí)現(xiàn)回波消除系統(tǒng)。本文詳細(xì)闡述了基于FPGA的設(shè)計(jì)流程與設(shè)計(jì)方法，并描述了自適應(yīng)濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機(jī)的設(shè)計(jì)過程。 根據(jù)ITU-T G.168標(biāo)準(zhǔn)提出的測試要求，本文塒基于FPGA設(shè)計(jì)實(shí)現(xiàn)的自適應(yīng)回波消除系統(tǒng)進(jìn)行大量主客觀測試。經(jīng)過測試，各項(xiàng)性能指標(biāo)均達(dá)到或超過G.168標(biāo)準(zhǔn)的要求，具有良好的回波消除效果。
上傳時(shí)間： 2013-06-18
上傳用戶：qwe1234
利用FPGA實(shí)現(xiàn)的DDS，可輸出正弦波，輸出頻率可調(diào)
上傳時(shí)間： 2013-08-11
上傳用戶：蠢蠢66
描述了一個(gè)用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時(shí)恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。\\r\\n
上傳時(shí)間： 2013-08-22
上傳用戶：23333
文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變增益運(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)
標(biāo)簽： FPGA 八通道 超聲探傷 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-07
上傳用戶：xaijhqx
為滿足對彈載雷達(dá)回波信號、圖像及遙測數(shù)據(jù)的高速、高容量、遠(yuǎn)距離、低功耗、高可靠性等特點(diǎn)的要求。地面測試臺采用LVDS接口，運(yùn)用FPGA對雷達(dá)獲取信號數(shù)據(jù)進(jìn)行處理與存儲，通過USB接口將數(shù)據(jù)上傳到計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)分析與實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該方案的傳輸速率600 MBps，很好的滿足了對雷達(dá)獲取信號的數(shù)據(jù)發(fā)送和接收的速度要求。
標(biāo)簽： FPGA 實(shí)時(shí)傳輸 接口設(shè)計(jì)
上傳時(shí)間： 2013-10-17
上傳用戶：1184599859
提出了一種基于FPGA的多級小波逆變換的高速、實(shí)時(shí)的硬件解決方案。仿真驗(yàn)證表明本方案能夠滿足連續(xù)輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的要求,并且所設(shè)計(jì)的系統(tǒng)具有功耗低、成本低等優(yōu)點(diǎn)。
標(biāo)簽： 多級 小波逆變換 實(shí)時(shí)系統(tǒng) 方案
上傳時(shí)間： 2014-12-28
上傳用戶：Zero_Zero
根據(jù)在線心電信號自動(dòng)分析系統(tǒng)的實(shí)時(shí)性要求，提出了一種基于現(xiàn)場可編程門陣列的QRS波檢測解決方案和硬件結(jié)構(gòu)。該方案采用離散小波變換（DWT）算法結(jié)合閾值檢測算法進(jìn)行特征點(diǎn)提取，克服了傳統(tǒng)算法受噪聲、基漂、雜波等影響的缺點(diǎn)，邏輯簡單，適合硬件實(shí)現(xiàn)。
標(biāo)簽： FPGA QRS 檢測系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：13788529953
在激光測距系統(tǒng)中，微弱回波信號的檢測處理一直是一個(gè)難題。本文主要討論了激光測距接收系統(tǒng)的實(shí)現(xiàn)方法，這種測距方法既適用于短距離的測量又適用于長距離的測量。首先介紹了脈沖式激光測距的原理，在此原理的基礎(chǔ)上，結(jié)合FPGA的高速信號處理能力，設(shè)計(jì)了高精度激光測距接收系統(tǒng)，并設(shè)計(jì)了回波信號接收與計(jì)數(shù)電路模塊。
上傳時(shí)間： 2015-01-01
上傳用戶：非衣2016
FPGA上的VERILOG語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過地址變換實(shí)現(xiàn)波形相位256級可調(diào)；通過DAC0832使波形幅值256級可調(diào)；通過FPGA內(nèi)部RAM實(shí)現(xiàn)波形存儲回放；并實(shí)現(xiàn)了每秒100HZ掃頻。
標(biāo)簽： VERILOG FPGA 語言編程 查找表
上傳時(shí)間： 2015-09-27
上傳用戶：songrui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
