<strike id="amyee"></strike>
<strike id="amyee"></strike>
本文提出了一種基于SOPC 片上可編程的全數字化步進電機控制系統，本系統是以 FPGA 為核心控制器件，將驅動邏輯功能模塊和控制器成功地集成在FPGA 上實現，充分 發揮了硬件邏輯電路對數字信號高速的并行處理能力，可以使步進電機繞組電流細分達到 4096，且細分數可以自動調節，極大地提高了控制精度和驅動器的集成度，減小了驅動器 體積。
上傳時間： 2013-05-21
上傳用戶：pei5
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
隨著國民經濟的發展和社會的進步，人們越來越需要便捷的交通工具，從而促進了汽車工業的發展，同時汽車發動機檢測維修等相關行業也發展起來。在汽車發動機檢測維修中，發動機電腦(Electronic Control．Unit-ECU)檢測維修是其中最關鍵的部分。發動機電腦根據發動機的曲軸或凸輪軸傳感器信號控制發動機的噴油、點火和排氣。所以，維修發動機電腦時，必須對其施加正確的信號。目前，許多發動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統信號，而是多種復雜波形信號。為了能夠提供這種信號，本文研究并設計了一種能夠產生復雜波形的低成本任意波形發生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發生器依據直接數字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設計現場可編程門陣列(FPGA)的方案實現頻率合成，擴展數據存儲器存儲波形的量化幅值(波形數據)，在微控制單元(MCU)的控制與協調下輸出頻率和相位均可調的信號。 任意波形發生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統和電源模塊五部分組成。在設計中采用FPGA芯片EPF10K10QC208-4實現DDFS的硬件算法。波形調整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進行調整；第二級完成信號濾波及信號幅值和偏移量的調節。電源模塊利用三端集成穩壓器進行電壓值變換，利用極性轉換芯片ICL7660實現正負極性轉換。 該任意波形發生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產生任意波形，成本低，體積小，使用方便，工作穩定等優點，十分適合汽車維修行業使用，具有較好的市場前景。
上傳時間： 2013-05-28
上傳用戶：cylnpy
目前電力系統正朝著設備數字化和網絡互聯化的方向發展，電力系統的行為也將會越來越復雜。作為電網故障分析必不可少的故障錄波器，電網的日趨復雜化對其性能提出了更高的要求。FPGA技術和嵌入式系統的發展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術的高性能分布式輸電線路故障錄波器的實現方案，簡要分析了其軟硬件結構和功能；接著針對故障錄波裝置中數據采集的高精度、高速度問題，提出了基于FPGA和AD7656的數據采集單元的設計方案；針對大容量故障數據的存儲問題，設計了在內嵌PowerPC微處理器的FPGA上實現SDRAM控制器的方案，并運用modelsim6.0仿真工具對設計的SDRAM控制器進行了仿真；研究了在內嵌PowerPC微處理器上構建嵌入式系統的問題；最后討論了行波測距算法在輸電線路故障錄波器中應用的相關問題。
上傳時間： 2013-07-17
上傳用戶：asddsd
如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化變頻調速控制系統的設計方案。該系統能產生三相六路正弦脈寬調制（SPWM）波形；調制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達24KHZ；系統接口兼容Intel系列和Motorola系列單片機；該系統控制簡單、精確，易修改，可現場編程；同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點，可應用于PWM變頻調速系統的全數字化控制。文中對方案的實現進行了詳細的論述，主要包括系統設計的理論分析，系統結構設計及在FPGA硬件上的實現，最終驗證了該控制系統的可行性和有效性。 數字化設計是本系統的特點，系統最終生成的三相SPWM脈沖是基于三相正弦調制波和三角載波比較得到的。設計時，充分結合FPGA器件的結構特點，利用一種改進結構的數字控制振蕩器（NCO）來產生正弦波樣本，在一定程度上解決了傳統NCO產生正弦波的精度和頻率相互制約的問題；把分時復用數字通信原理結合到系統的設計中，設計出分時運算電路，使得系統在同步時鐘下，生成三相正弦調制波而不影響系統的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
上傳時間： 2013-07-05
上傳用戶：duoshen1989
在步進電機驅動方式中，效果最好的是細分驅動，當今高端的步進電機驅動器基本都采用這種技術。步進電機的細分驅動技術是一門綜合了數字化技術、集成控制技術和計算機技術的新技術，被廣泛應用于工業、科研、通訊、天文等領域。 本文設計了一種基于DSP以及FPGA的兩相混合式步進電機SPWM(正弦脈寬調制)波細分驅動系統。在DSP系統中采用TMS320I．F2407A微控制器作為核心控制器件，用軟件產生SPWM波；在FPGA系統中采用FPGA芯片，通過VerilogHDL語言，實現了SPWM波；在功率驅動級電路上采用雙極性H橋的驅動方式。最終實現了對兩相混合式步進電機SPWM波細分驅動，大大提高了步進電機的運轉性能。 本文介紹了兩相混合式步進電機的工作原理、控制原理以及細分驅動的基本原理。通過對恒轉矩細分驅動的分析，提出了兩相混合式步進電機SPWM波細分驅動的方案，并給出了SPWM波產生的數學模型。最后，對步進電機的SPWM波細分驅動系統進行了實驗測量，給出了實驗結果。 實驗的結果表明，設計的基于DSP與FPGA的SPWM波細分驅動系統可以很好地克服電機低頻振蕩的問題，提高電機在中、低速運行的性能。電機的掃描范圍與理論值基本接近；微步距在誤差允許的范圍內也基本可以滿足要求。
上傳時間： 2013-04-24
上傳用戶：WANGLIANPO
雷達信號處理是雷達系統的重要組成部分。在數字信號處理技術飛速發展的今天，雷達信號處理中也普遍使用數字信號處理技術。而現場可編程門陣列（FPGA）在數字信號處理中的廣泛應用，使得FPGA在雷達信號處理中也占據了重要地位。 針對脈壓雷達信號處理的FPGA實現，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經常采用的實現方法，對各種方法進行了比較研究；并針對線性調頻信號在MATLAB環境中對雷達回波信號處理進行仿真。 接下來，在Xilinx ISE6.3i軟件集成環境下，通過對Xilinx提供的免費IP核的調用，并與VHDL語言相結合，進行雷達信號處理的FPGA實現。
上傳時間： 2013-06-24
上傳用戶：lingzhichao
軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標準的提出，日益受到國內外相關通信廠商的重視。尤其是基于軟件無線電和智能天線技術的TD-SCDMA作為通信史上第一個“中國標準”，有望扭轉多年來我國移動通信制造業的被動局面，是實現信息產業騰飛的一個絕好機會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統互聯和升級變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號重構、多抽樣率信號處理、積分梳狀濾波器等理論分析，重點闡釋了FIR濾波器的設計方法及濾波器的FPGA實現等技術問題。 本文首先針對軟件無線電中的多抽樣率信號處理理論進行了討論和分析。討論了軟件無線電中如何實現整數倍抽取、整數倍內插、分數倍抽樣率變換，并分析了網絡結構的等效變換、多相濾波及積分梳狀濾波器的設計理論。 緊接著重點闡述了軟件無線電中FIR濾波器的設計理論，包括窗函數法、頻率抽樣法及等紋波法。分析了各種設計方法所能達到的性能指標及優缺點，并結合工程實例給出了相關的Matlab程序。并對FIR濾波器結構的選擇及系數字長的確定等問題進行了分析。此外，也介紹了在Matlab進行輔助設計時一些常用函數和命令的用法。 本文選用FPGA來實現中頻軟件無線電，FPGA與參數化ASIC、DSP比較有很多優勢，它不但在功耗、體積、成本方面優于參數化ASIC、DSP，而且處理效率高、現場可編程性能良好。不同于DSP的單流處理方式，FPGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實現的許多功能。在簡單介紹了FPGA的一般原理，以及FPGA設計中的關鍵技術和在信號處理中的設計原則以后，重點介紹了FIR濾波器的FPGA實現方法。提出了分布式算法、加法器網絡法以及分段FIFO等實現方法。最后，提出了一種QuartusII與MATLAB聯合仿真的方法。此方法能夠直觀的檢驗濾波器的濾波效果，提高設計效率。并結合工程實例詳盡的介紹了FIR濾波器的設計開發流程。
上傳時間： 2013-04-24
上傳用戶：gengxiaochao
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
本文簡單介紹了脈沖式激光測距原理、相位式激光測距的原理及相位測量技術。根據課題的要求，給出了電路系統設計方案，選擇了合適測相系統電路參數，分析了調制波的噪聲對系統的影響，計算出能滿足系統精度要求的最低信噪比，對偶然誤差、信號變化幅度大小、零點漂移和電路的相位延遲等原因引起的測量誤差，提出了具體的解決措施，這些措施提高了數字檢相電路的測相精度和穩定性。 根據電路系統設計方案，著重對混頻電路、整形電路和自動數字檢相電路進行了較為深入的分析與討論，其中自動數字檢相電路采用大規模可編程邏輯器件FPGA實現。 文中述敘了利用FPGA實現自動數字檢相的原理及方法步驟，分析了FPGA實現鑒相功能的可靠性。根據設計要求，選擇合適的FPGA邏輯器件和配置器件，使用QuartusⅡ軟件開發可編程邏輯器件及VHDL編程，給出了用QuartusⅡ軟件進行數字檢相測量的系統仿真結果和混頻電路、比較電路、數字檢相電路的實驗結果，對在沒有零角度位置標志信號和沒有允許計數標志信號條件下的實驗結果的精度進行了分析。根據誤差結果分析，提出了下一步研究改進的措施和思路。
上傳時間： 2013-04-24
上傳用戶：yare
