該文進行的設計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進行設計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內實現(xiàn)復雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎上,選擇了使用FPGA來實現(xiàn)PCI接口卡設計.用VHDL語言對FPGA編程,采用模塊化的設計方法進行設計,用狀態(tài)機來控制PCI邏輯的時序.設計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調試通過.為方便所設計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應用,該文設計了PCI卡在Linux下的設備驅動程序,主要包括設備的注冊與注銷、與Linux內核的接口、相關的入口函數(shù)、驅動程序的編碼、編譯、加載與卸載等,并編寫了相應的測試代碼,在Linux環(huán)境下調試通過.為了解決數(shù)控系統(tǒng)中PLC的應用問題,該文還設計了PCI卡在軟PLC中的應用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎上,設計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內核的全局變量中,輸出模塊從內核全局變量讀取數(shù)據(jù)并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關項目[2002A1040402]、廣東省科技攻關項目[2003C101002]、廣州市重大科技攻關計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
開關電源是利用現(xiàn)代電力電子技術，控制開關晶體管開通和關斷的時間比率，維持穩(wěn)定輸出電壓的一種電源，一般由PWM（脈沖寬度調制）控制IC和 MOSFET構成。本文利用開關電源芯片UC3842設計制作一款新穎的單端反激式、寬電壓輸入范圍、12V8A固定電壓輸出的96W 開關穩(wěn)壓電源,適用于需要較大電流的直流場合（如對汽車電瓶充電）。
上傳時間： 2013-06-10
上傳用戶：TF2015
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現(xiàn).論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現(xiàn)可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標,主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結合的設計方法建立了循環(huán)糾錯碼基核單元的可重構模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優(yōu)點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數(shù)碼管測試 6.6 獨立式按鍵開關的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實驗) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數(shù)實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數(shù)器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數(shù)器0的寄存器 9.4 16位定時/計數(shù)器T/C1 9.5 16位定時/計數(shù)器1的寄存器 9.6 8位定時/計數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數(shù)器1的計時實驗 9.10 定時/計數(shù)器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數(shù)字電壓調整器 9.15 定時器(計數(shù)器)0的計數(shù)實驗 9.16 定時/計數(shù)器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
ZigBee是近年來出現(xiàn)的一種新型無線通信技術，其具有近距離、低復雜度、低功耗、低數(shù)據(jù)速率、低成本的特點，在家用系統(tǒng)控制、樓宇自動化、工業(yè)監(jiān)控領域具有廣闊的市場空間。ZigBee的物理層和數(shù)據(jù)鏈路層由IEEE802.15.4工作組制定，高層(網絡層、數(shù)據(jù)安全性及互邊互通應用)由ZigBee聯(lián)盟負責。 隨著ZigBee技術在工業(yè)現(xiàn)場應用，越來越多的ZigBee設備終端將出現(xiàn)在工業(yè)現(xiàn)場，這就提出了將這些ZigBee設備與傳統(tǒng)的以太網連接起來要求，為此需要設計一個無線的ZigBee網關來進行數(shù)據(jù)轉發(fā)，因此對ZigBee網關的研究和設計具有重要的意義。 本系統(tǒng)選用基于ARM 920T內核的S3C2410作為ZigBee網關的主處理器，并且選用符合802.15.4標準的CC2420作為ZigBee網關的無線收發(fā)器。為了降低開發(fā)成本以及方便程序升級，網關選用開源嵌入式Linux操作系統(tǒng)，基于2.6.內核進行開發(fā)。本文主要對網關軟件部分進行了深入研究。軟件部分主要由2個程序組成：無線收發(fā)器的驅動程序和網關程序。其中網關程序主要包含Zigbee協(xié)議棧模塊和網關通信模塊。開發(fā)和測試主要語言采用標準C語言，驅動部分測試部分采用Bash腳本。 本文首先介紹了無線通信的背景知識和ZigBee協(xié)議棧，然后詳細闡述了采用Linux來進行無線收發(fā)器驅動程序設計的關鍵點，同時對基于Linux的嵌入式ZigBee網關協(xié)議棧進行了移植，并且給出了ZigBee網關通信程序的設計方法以及程序的編譯、調試和測試方法，實現(xiàn)了將ZigBee設備的數(shù)據(jù)及其狀態(tài)轉發(fā)給上位數(shù)據(jù)服務器的過程，最后還提出了作者對未來工作方向的一些改進思路和方法。
上傳時間： 2013-07-17
上傳用戶：cuibaigao
高端濕熱環(huán)境試驗箱的溫濕度控制器有著如下特點：①、人機接口模塊大多采用彩色液晶屏和觸摸屏；②、控制器存儲容量大，可存儲大量溫濕度數(shù)據(jù)；⑧、溫濕度數(shù)據(jù)測量精度高；④、溫濕度控制精度高，具有自調整能力，可根據(jù)試驗條件的變化調節(jié)控制器內部參數(shù)。⑤、輔助功能多，如RS232串口通訊、USB通訊、以太網通訊等，方便和PC機的連接。此種類型的溫濕度控制器國內生產較少。 本文在綜述國內溫濕度控制技術的基礎上，提出了基于ARM9芯片的高性能溫濕度控制的設計方法。本文主要針對以下幾個方面進行了研究：研究試驗箱內熱力學過程并建立溫濕度控制系統(tǒng)的簡化數(shù)學模型；分析溫濕度控制箱的控制方法，選擇合理的溫濕度測量方案，提出了減少誤差的方法；分析溫濕度控制器的功能需求，完成了基于ARM的溫濕度控制器的硬件設計和調試；選擇了溫濕度控制系統(tǒng)的控制算法，并在設計的硬件平臺上實現(xiàn)；最后對控制效果進行了試驗分析。 本論文各章節(jié)主要內容概述如下： 第1章綜述了濕熱環(huán)境試驗設備技術和嵌入式系統(tǒng)技術進展，提出了課題的研究內容、難點和創(chuàng)新點。 第2章分析了濕熱環(huán)境試驗箱溫濕度控制的控制算法，分析了被控空氣的熱力學過程，得出簡化數(shù)學模型。 第3章對溫度、濕度測量系統(tǒng)及其誤差消除方法進行分析，提出基于AD7711的高精度溫濕度測量方案。 第4章分析溫濕度控制器的需求，完成溫濕度控制器硬件平臺的設計。 第5章研究溫濕度控制系統(tǒng)的控制算法，在硬件平臺上實現(xiàn)PID繼電自整定算法。 第6章對溫濕度控制的實際控制效果進行試驗分析。 第7章總結與展望。
上傳時間： 2013-04-24
上傳用戶：bjgaofei
在國內新的電力市場形勢的變化下，配電網自動化尤其是配電網自動化中的無功補償和配電數(shù)據(jù)監(jiān)測在電力企業(yè)中的重要性越來越顯著。另一方面，我國電力供需矛盾趨于緩和，電力負荷控制系統(tǒng)的控制功能變得很少使用，造成了資金、資源的很大浪費。為了使這些資源更有效地服務于配電網自動化建設，在充分整合電力負荷控制系統(tǒng)原有硬件資源的基礎上，開發(fā)了基于ARM的智能控制器來實現(xiàn)對電網的無功補償和配電監(jiān)測，對原有的數(shù)據(jù)資源進行了進一步的開發(fā)利用。 本論文主要完成了以下幾個方面的工作： 1、研究電網數(shù)據(jù)采集方法、高速數(shù)字信號處理算法、智能無功補償算法。 2、研究基于GPRS的分布式網絡結構及國家電網公司通信協(xié)議《電力負荷管理系統(tǒng)數(shù)據(jù)傳輸規(guī)約—2004》的實現(xiàn)。 3、研究基于高性能嵌入式系統(tǒng)的終端軟、硬件平臺的實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：yph853211
圖像采集系統(tǒng)是數(shù)字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉化為數(shù)字信號，或者直接從數(shù)字相機中獲取數(shù)字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數(shù)據(jù)存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優(yōu)點。隨著對數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點，得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現(xiàn)與PCI9054的本地接口的信號轉換，給出了邏輯實現(xiàn)方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結果和測試結果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。在文章的軟件設計部分介紹了WinDriver驅動開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實現(xiàn)設備的驅動程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設備中斷的功能。
上傳時間： 2013-06-03
上傳用戶：com1com2
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發(fā)展速度異常迅猛。 FPGA的制造技術不斷發(fā)展，它的功能、應用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設計成為電子自動化設計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統(tǒng)設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設計
上傳時間： 2013-04-24
上傳用戶：大融融rr
本文應用EDA技術，基于FPGA器件設計與實現(xiàn)UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構建其中，可根據(jù)實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規(guī)模的應用，而且采用Verilog輸入法與工藝性無關，利用系統(tǒng)設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現(xiàn)。 實驗結果表明，基于EDA技術的現(xiàn)場可編程門陣列FPGA集成度高，結構靈活，設計方法多樣，開發(fā)周期短，調試方便，修改容易，采用FPGA較好地實現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。
標簽： FPGA CRC 串行 通信實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：Altman
