自由始端和終端的動態規劃,求指標函數最小值的逆序算法遞歸 ％ 計算程序。x是狀態變量，一列代表一個階段狀態；M-函數 ％ DecisFun(k,x)由階段k的狀態變量x求出相應的允許決策變量 ％ M-函數ObjFun(k,x,u)是階段指標函數，M-函數TransFun(k,x,u) ％ 是狀態轉移函數,其中x是階段k的某狀態變量，u是相應的決策變量； ％ 輸出p_opt由4列構成，p_opt=[序號組 最優策略組 最優軌線組 ％ 指標函數值組]；fval是一個列向量，各元素分別表示p_opt各 ％ 最優策略組對應始端狀態x的最優函數值； ％
上傳時間： 2016-12-20
上傳用戶：wangzhen1990
【歐拉算法】 微分方程的本質特征是方程中含有導數項,數值解法的第一步就是...歐拉(Euler)算法是數值求解中最基本、最簡單的方法,但其求解精度較低,一般不在...對于常微分方程: dy/dx=f(x,y),x∈[a,b] y(a)=y0 可以將區
上傳時間： 2014-01-09
上傳用戶：www240697738
一種基于雙變異算子的遺傳算法本文針對簡單遺傳算法(SGA)所存在的缺點和不足,提出了一種新的改進遺傳算法-雙變異算子GA。該想法通過將所有產生的子代個體與父代個體混合作為下一代種群，在種群選擇前對適應度值較低的個體進行一次變異，然后通過選擇，交叉，再一次變異產生新種群，再利用自適應算法改變交叉和變異率及最優保存策略保護歷代最優個體, 經Visual C++ 軟件編程計算,得到了較好的優化結果.
上傳時間： 2017-07-10
上傳用戶：啊颯颯大師的
%========================開始提取加噪信號的各類特征值================================ for n=1:1:50; m=n*Ns; x=(n-1)*Ns; for i=x+1:m; %提取加噪信號'signal_with_noise=y+noise'的前256個元素，抽取50次 y0(i)=signal_with_noise(i); end Y=fft(y0); %對調制信號進行快速傅里葉算法（離散） y1=hilbert(y0) ; %調制信號實部的解析式 factor=0; %開始求零中心歸一化瞬時幅度譜密度的最大值gamma_max for i=x+1:m; factor=factor+y0(i); end ms=factor/(m-x); an_i=y0./ms; acn_i=an_i-1; end gamma_max=max(fft(acn_i.*acn_i))/Ns
上傳時間： 2020-04-07
上傳用戶：如拷貝般復制
在幾乎所有現代通訊和計算機網絡領域中，安全問題都起著非常重要的作用。隨著網絡應用的迅速發展，對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經基本成熟，但由于它的計算復雜性大，所以在具體實現上還需要進一步研究。實現超橢圓曲線密碼系統，對于增強信息系統的安全性和研究更高強度的加密系統都有著重要的理論意義和較高的應用價值，相信超橢圓曲線密碼系統將會有更好的應用前景。 對于密碼系統，我們希望它占用的空間更少，實現的時間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進行實現比較并提出軟硬協調思想實現超橢圓曲線密碼系統就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現，并對它們的結果進行對比，重點在于對并行度不同的串并混合算法進行實現比較，找到面積和速度的最佳結合點。通過對算法的實現和比較，發現理論上面積和速度協調性較好的8位串并混合算法在實際中協調性并不是很好，最終得出結論，在所做實驗的四種情況中，面積和速度協調性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現比較，找到單獨實現有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結合的算法(使用域乘法求逆的算法)，為軟硬協調實現超橢圓曲線系統思想的提出打下基礎。 論文然后提出了軟硬協調的方法實現超橢圓曲線系統的思想，并對整個系統進行了軟硬件部分的劃分。通過分析，將標量乘算法，除子算法和多項式環算法劃分到軟件部分，并對其中的標量乘運算進行了詳細的分析介紹，將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結，提出進一步需要開展的工作。
上傳時間： 2013-04-24
上傳用戶：zl123！@#
本文主要對基于FPGA芯片的橢圓曲線密碼算法的實現及優化設計進行了研究。由于點乘運算極大影響了橢圓曲線密碼系統的加/解密速度，本文對點乘運算的FPGA設計進行了重點優化。首先比較分析了三種點乘算法，從運算復雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實現的。然后根據蒙哥馬里算法，用VerilogHDL語言實現了基于FPGA芯片的橢圓域中的基本運算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實現，設計出一種串并混合的乘法器，達到了面積與速度的最佳匹配。 本文利用Modelsim對本課題設計的硬件系統進行了仿真實驗，驗證了所設計的硬件系統完成了橢圓曲線密碼算法在FPGA上的實現。最后使用SynplifyPro進行綜合及布局布線，綜合報告文件證明了本課題所設計的ECC加密系統達到了優化芯片速度和面積的目的。
上傳時間： 2013-04-24
上傳用戶：thuyenvinh
采用現場可編程門陣列(FPGA)可以快速實現數字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間： 2013-05-18
上傳用戶：ukuk
研究實現MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設計方案。\\r\\n
上傳時間： 2013-08-08
上傳用戶：wsq921779565
小U盤變身最強大路由器
上傳時間： 2013-11-20
上傳用戶：黃蛋的蛋黃
小U盤變身最強大路由器
上傳時間： 2013-10-15
上傳用戶：nshark
