本文主要對(duì)基于FPGA芯片的橢圓曲線密碼算法的實(shí)現(xiàn)及優(yōu)化設(shè)計(jì)進(jìn)行了研究。由于點(diǎn)乘運(yùn)算極大影響了橢圓曲線密碼系統(tǒng)的加/解密速度，本文對(duì)點(diǎn)乘運(yùn)算的FPGA設(shè)計(jì)進(jìn)行了重點(diǎn)優(yōu)化。首先比較分析了三種點(diǎn)乘算法，從運(yùn)算復(fù)雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實(shí)現(xiàn)的。然后根據(jù)蒙哥馬里算法，用VerilogHDL語言實(shí)現(xiàn)了基于FPGA芯片的橢圓域中的基本運(yùn)算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實(shí)現(xiàn)，設(shè)計(jì)出一種串并混合的乘法器，達(dá)到了面積與速度的最佳匹配。 本文利用Modelsim對(duì)本課題設(shè)計(jì)的硬件系統(tǒng)進(jìn)行了仿真實(shí)驗(yàn)，驗(yàn)證了所設(shè)計(jì)的硬件系統(tǒng)完成了橢圓曲線密碼算法在FPGA上的實(shí)現(xiàn)。最后使用SynplifyPro進(jìn)行綜合及布局布線，綜合報(bào)告文件證明了本課題所設(shè)計(jì)的ECC加密系統(tǒng)達(dá)到了優(yōu)化芯片速度和面積的目的。
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
資源簡(jiǎn)介：
上傳時(shí)間：
上傳用戶：
