亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

復(fù)雜背景

  • 基于FPGA的航電總線適配器設(shè)計

    本文內(nèi)容來源于實際工程項目,屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項目的主要任務(wù)是通過設(shè)計—總線適配器將嵌入式航路控制器接入航電總線,使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計,包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實現(xiàn)、硬件設(shè)計和軟件設(shè)計等內(nèi)容。 首先,本立在對項目背景、項目需求和總線適配器接口協(xié)議進行分析的基礎(chǔ)上,規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議,以規(guī)范數(shù)據(jù)傳輸。其次,根據(jù)系統(tǒng)設(shè)計要求選擇主控制器和外圍器件,并以此搭建硬件平臺,完成系統(tǒng)硬件設(shè)計。本部分內(nèi)容包括主控制器的FPGA實現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計。最后介紹了系統(tǒng)的軟件開發(fā),此部分主要完成了軟件的總體設(shè)計、功能模塊的劃分以及各功能模塊的軟件實現(xiàn),包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計。

    標(biāo)簽: FPGA 總線 適配器

    上傳時間: 2013-05-22

    上傳用戶:小強mmmm

  • 基于FPGA的紅外圖像處理技術(shù)

    本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上,根據(jù)紅外圖像處理系統(tǒng)的實際應(yīng)用,研究了相應(yīng)的圖像處理算法,為使其實時實現(xiàn),本文對算法基于FPGA的高效硬件實現(xiàn)進行了深入研究。首先對IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進行了分析,敘述了相應(yīng)的驅(qū)動電路設(shè)計原理和相關(guān)模擬電路的處理技術(shù)。然后,以本文設(shè)計的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運行平臺,針對紅外溫差成像圖像高背景、低對比度的特點和系統(tǒng)中主要存在的非均勻性圖案噪聲,研究了非均勻性校正和直方圖投影增強算法的實時實現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實現(xiàn)技術(shù),拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強算法作為重點,引入了一種易于FPGA實現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強算法。并在FPGA硬件平臺上成功地實現(xiàn)了該算法。最后,本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號,實時地顯示在監(jiān)視器上。實驗結(jié)果表明,本文設(shè)計的系統(tǒng),能夠很好地完成大容量數(shù)據(jù)流的實時處理,有效地改善了圖像質(zhì)量,顯著提高了圖像顯示效果。

    標(biāo)簽: FPGA 紅外圖像 處理技術(shù)

    上傳時間: 2013-07-02

    上傳用戶:AbuGe

  • 基于FPGA的視頻圖像檢測技術(shù)

    在圖像處理及檢測系統(tǒng)中,實時性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測技術(shù)及方法的基礎(chǔ)上,應(yīng)用嵌入式系統(tǒng)設(shè)計和圖像處理技術(shù),以交通信息視頻檢測系統(tǒng)為研究背景,展開了基于FPGA視頻圖像檢測技術(shù)的研究與應(yīng)用,通過系統(tǒng)仿真驗證了基于FPGA架構(gòu)的圖像并行處理和檢測系統(tǒng)具有較高的實時處理能力,能夠準(zhǔn)確并穩(wěn)定地檢測出運動目標(biāo)的信息。可見FPGA對提高視頻檢測及處理的實時性是一個較好的選擇。 本文主要研究的內(nèi)容有: 1.分析研究了視頻圖像檢測技術(shù),針對傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測系統(tǒng)的弊端,并從可靠性、穩(wěn)定性、實時性和開發(fā)成本等因素考慮,提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計方案。 2.應(yīng)用模塊化的硬件設(shè)計方法,構(gòu)建了新一代嵌入式視頻檢測系統(tǒng)的硬件平臺。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測模塊等組成,較好地解決了圖像采樣存儲、處理和傳輸?shù)膯栴},并為以后系統(tǒng)功能的擴展奠定了良好的基礎(chǔ)。 3.在深入研究了線性與非線性濾波幾種圖像處理算法,分析比較了各自的優(yōu)缺點的基礎(chǔ)上,本文提出一種適合于FPGA的快速圖像中值濾波算法,并給出該算法的硬件實現(xiàn)結(jié)構(gòu)圖,應(yīng)用VHDL硬件描述語言編程、實現(xiàn),仿真結(jié)果表明,快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50%,更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運算速度,增強了檢測系統(tǒng)的實時性能。 4.研究了基于視頻的交通車流量檢測算法,重點討論背景差分法,圖像二值化以及利用直方圖分析方法確定二值化的閾值,并對圖像進行了直方圖均衡處理,提高圖像檢測精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù),在FPGA系統(tǒng)上研究設(shè)計了這些算法的硬件實現(xiàn)結(jié)構(gòu),用VHDL語言實現(xiàn),并對各個模塊及相應(yīng)算法做出了功能仿真和性能分析。 5.系統(tǒng)仿真與驗證是整個FPGA設(shè)計流程中最重要的步驟,針對現(xiàn)有仿真工具用手動設(shè)置輸入波形工作量大等弊病,本文提出了一種VHDL測試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問題,用TEXTIO程序包設(shè)計了MATLAB與FPGA仿真軟件的接口,很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像,方便了系統(tǒng)測試結(jié)果的分析與調(diào)試。系統(tǒng)測試的結(jié)果表明,運動目標(biāo)的檢測基本符合要求,可以排除行走路人等移動物體(除車輛外)的噪聲干擾,有效地檢測出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測技術(shù),針對FPGA技術(shù)的特點對某些算法提出了改進,并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺上仿真實現(xiàn),仿真結(jié)果達到預(yù)期目標(biāo)。本文的研究對智能化交通監(jiān)控系統(tǒng)的車流量檢測做了有益探索,對其他場合的圖像高速處理及檢測也具有一定的參考價值。

    標(biāo)簽: FPGA 視頻圖像 檢測技術(shù)

    上傳時間: 2013-07-13

    上傳用戶:woshiayin

  • 基于FPGA的體視攝像顯示技術(shù)的研究

    體視攝像顯示技術(shù)的研究以應(yīng)用于微創(chuàng)傷外科的光電醫(yī)療儀器——三維電視內(nèi)窺鏡的開發(fā)與研制為背景,設(shè)計研究一種基于FPGA技術(shù)的立體顯示系統(tǒng),以滿足三維立體內(nèi)窺鏡、戰(zhàn)場立體觀察系統(tǒng)和立體電影等設(shè)備的技術(shù)要求。 主要研究內(nèi)容是對體視攝像顯示系統(tǒng)的進行硬件電路設(shè)計、VerilogHDL 語言的軟件編程、并采用MCU(Micro Control IJnit)的I

    標(biāo)簽: FPGA 顯示技術(shù)

    上傳時間: 2013-05-30

    上傳用戶:壞天使kk

  • 基于FPGA的圖像處理算法及壓縮編碼

    本文以“機車車輛輪對動態(tài)檢測裝置”為研究背景,以改進提升裝置性能為目標(biāo),研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語言Verilog,以RedLogic的RVDK開發(fā)板作為硬件平臺,在開發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計與仿真驗證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進行數(shù)字化,然后從數(shù)據(jù)流中提取有效數(shù)據(jù),加以適當(dāng)裁剪,最后將奇偶場圖像數(shù)據(jù)合并成幀,存儲到存儲器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成,由FPGA對SAA7113芯片初始化設(shè)置、控制,并對數(shù)字化后的數(shù)據(jù)進行操作。 圖像處理算法部分考慮到實時性與算法復(fù)雜度等因素,從裝置的圖像處理流程中有選擇性地實現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式,在FPGA上實現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟,最后用實際的圖像數(shù)據(jù)塊對系統(tǒng)進行了驗證。

    標(biāo)簽: FPGA 圖像處理 壓縮編碼 算法

    上傳時間: 2013-04-24

    上傳用戶:qazwsc

  • 基于FPGA實現(xiàn)非均勻劃分信道

    軟件無線電已成為無線通信非常關(guān)鍵的技術(shù)之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線,在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現(xiàn)無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分,即是應(yīng)用了軟件無線電理念的一種新技術(shù)。該技術(shù)針對傳統(tǒng)無線電接收機存在的結(jié)構(gòu)不靈活、系統(tǒng)升級困難、同時處理多信號能力弱及系統(tǒng)規(guī)模過大等問題,應(yīng)用現(xiàn)代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR.具有全概率接收能力,能對信號進行下變頻并降低其采樣率處理,實現(xiàn)后資源耗費較低,而且依托現(xiàn)場可編程門陣列(FPGA)建立的平臺是開放式的,在需要時可在不改變硬件系統(tǒng)的情況下通過軟件更改系統(tǒng)的功能,極大地提高了系統(tǒng)的靈活性。諸多的優(yōu)點使其具有十分廣泛的應(yīng)用前景,也成為當(dāng)前研究熱點之一。 本文首先介紹了課題的應(yīng)用背景,并深入討論了軟件無線電的基本理論:信號采樣理論及多速率信號處理理論,介紹了應(yīng)用PPCR的采樣處理過程,給出了推導(dǎo)PPCR的數(shù)學(xué)模型,并在此基礎(chǔ)上分析闡述了信道非均勻劃分的原理。 在本文的系統(tǒng)仿真及實現(xiàn)部分,首先介紹了應(yīng)用現(xiàn)代DSP開發(fā)工具DSPBuilder進行開發(fā)的設(shè)計流程,然后對應(yīng)用DSP Builder來設(shè)計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述,最后對系統(tǒng)仿真及實現(xiàn)過程的實驗結(jié)果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現(xiàn)上進行研究。成果可以作為后續(xù)應(yīng)用研究的基礎(chǔ),對各種應(yīng)用軟件無線電理念的通信系統(tǒng)都具有一定的參考價值。

    標(biāo)簽: FPGA 信道

    上傳時間: 2013-06-17

    上傳用戶:xfbs821

  • 線性調(diào)頻信號的脈沖壓縮系統(tǒng)

    本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計和FPGA實現(xiàn),包括系統(tǒng)架構(gòu)設(shè)計、方案論證及仿真、算法實現(xiàn)、結(jié)果的測試等。 緒論部分首先闡明了本課題研究的背景和意義,概述了雷達數(shù)字脈沖壓縮系統(tǒng)的主要研究內(nèi)容,關(guān)鍵技術(shù)及其發(fā)展趨勢,然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計與實現(xiàn)的要求,最后給出了本文的主要研究內(nèi)容。 第二章敘述了線性調(diào)頻信號脈沖壓縮的基本原理,對系統(tǒng)設(shè)計的實現(xiàn)方法進行了實時性方面的論證,并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計方面將本系統(tǒng)劃分為三個部分:輸入部分、脈壓計算部分、輸出部分,并在流程圖中對各部分所要實現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實現(xiàn)途徑;提出了基于自定制浮點數(shù)據(jù)格式和分時復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計思想,對其關(guān)鍵技術(shù)進行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細的描述,設(shè)計了具體的結(jié)構(gòu)和電路。 第六章針對系統(tǒng)的測試驗證,提出面向SOC的模塊驗證和系統(tǒng)軟硬協(xié)同驗證的驗證策略。通過Link for Modelsim工具,實現(xiàn)MATAB與Modelsim之間對VHDL代碼的聯(lián)合仿真測試,通過在線邏輯分析工具ChipScope,完成系統(tǒng)的片上測試,并分析系統(tǒng)的性能,證明系統(tǒng)的可實用性。滿足設(shè)計的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動態(tài)范圍大、處理精度高、處理能力強、體積小、重量輕、實時性好的優(yōu)點,為設(shè)計高性能的現(xiàn)代雷達信號處理系統(tǒng)提供了可靠的保證。

    標(biāo)簽: 線性調(diào)頻信號 脈沖壓縮

    上傳時間: 2013-07-01

    上傳用戶:lingduhanya

  • 新型并行Turbo編譯碼器的FPGA實現(xiàn)

    可靠通信要求消息從信源到信宿盡量無誤傳輸,這就要求通信系統(tǒng)具有很好的糾錯能力,如使用差錯控制編碼。自仙農(nóng)定理提出以來,先后有許多糾錯編碼被相繼提出,例如漢明碼,BCH碼和RS碼等,而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而,Turbo碼迭代譯碼復(fù)雜度大,導(dǎo)致其譯碼延時大,故而在工程中的應(yīng)用受到一定限制,而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法,很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz,幀長為1024比特,并行子譯碼器數(shù)和最大迭代次數(shù)均為4時,可支持8.2Mbps的編譯碼數(shù)掘吞吐量,而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設(shè)計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC/PHY和PCI接口,很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明,本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章,第一章為緒論,介紹Turbo碼背景和硬件實現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計與實現(xiàn),分別介紹了編碼器和譯碼器的RTL設(shè)計,還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計。第三章討論了使用NIOS處理器的SOC架構(gòu),使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC/0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。

    標(biāo)簽: Turbo FPGA 并行 編譯碼器

    上傳時間: 2013-04-24

    上傳用戶:ziyu_job1234

  • 基于FPGA的IIR多相濾波器的設(shè)計研究

    多相濾波器主要應(yīng)用于脈沖多普勒雷達、通信寬帶數(shù)字接收機、雷達自適應(yīng)波束形成等信號處理領(lǐng)域。在多普勒雷達信號處理中國內(nèi)外關(guān)于FIR濾波器設(shè)計研究的報道較多,而對于IIR濾波器的設(shè)計研究相對較少,原因是IIR多相濾波器的設(shè)計復(fù)雜性,使得IIR濾波器在多普勒雷達數(shù)字信號處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達信號處理為背景,主要研究數(shù)字多相濾波器的特點和設(shè)計方法;進而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實現(xiàn)技術(shù)。對于自主研究、設(shè)計和實現(xiàn)雷達信號處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點和區(qū)別。對IIR濾波器的多相結(jié)構(gòu)進行了理論分析,重點研究了IIR多相濾波器的設(shè)計原理。根據(jù)此原理進行IIR濾波器的多相設(shè)計并擴展到多通道和多級結(jié)構(gòu)。在此基礎(chǔ)上,根據(jù)本文研究的多普勒雷達回波信號需要四通道處理的要求搭建軟件仿真模型,對所設(shè)計的2級4通道IIR多相濾波器組進行了仿真實驗,給出仿真結(jié)果,并進行了討論。 在完成2級4通道IIR多相濾波器組的軟件仿真后,利用FPGA設(shè)計平臺,對該IIR多相濾波器組進行了設(shè)計仿真和綜合實現(xiàn)。在實現(xiàn)過程中進行了功能仿真和時序仿真兩級仿真驗證,結(jié)果表明在模擬硬件環(huán)境中所設(shè)計的2級4通道IIR多相濾波器組能夠較好地實現(xiàn)多普勒雷達回波信號多通道的劃分和濾波功能要求,驗證了設(shè)計思路和方法的正確性和可行性。

    標(biāo)簽: FPGA IIR 多相濾波器

    上傳時間: 2013-04-24

    上傳用戶:gongxinshiwo@163.com

  • 海事衛(wèi)星突發(fā)信號位同步檢測

    碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能,使誤碼率上升,甚至?xí)箓鬏斣獾酵耆茐摹S绕鋵τ谕话l(fā)傳輸系統(tǒng),快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景,研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法,并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理,在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo),為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足,接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細致的分析,并在Agilent ADS中進行了仿真。 在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的,由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法,此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步,并在FPGA上予以實現(xiàn),效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法,進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進,提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較,證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程,滿足系統(tǒng)要求。

    標(biāo)簽: 海事衛(wèi)星 信號 位同步 檢測

    上傳時間: 2013-04-24

    上傳用戶:zukfu

主站蜘蛛池模板: 出国| 冷水江市| 梧州市| 太和县| 阜康市| 福海县| 白银市| 墨脱县| 兰州市| 望城县| 鸡东县| 潍坊市| 紫云| 漠河县| 独山县| 乌兰浩特市| 翁牛特旗| 方正县| 潞西市| 巨野县| 浦城县| 锡林浩特市| 新绛县| 蓬安县| 犍为县| 新沂市| 百色市| 博罗县| 岳西县| 开平市| 西贡区| 交城县| 唐河县| 葵青区| 屏东市| 平江县| 新津县| 大方县| 平罗县| 乌拉特中旗| 滨州市|