本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計的實(shí)現(xiàn)方法，該方法是基于FPGA(現(xiàn)場可編程門陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先，從相位測量的原理出發(fā)，分析了傳統(tǒng)相位計的缺點(diǎn)，給出了一種高可靠性的相位檢測實(shí)用算法，其算法核心是對采集信號進(jìn)行FFT變換，通過頻譜分析，實(shí)現(xiàn)對參考信號和測量信號初相位的檢測，并同時闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計核心FFT算法中的優(yōu)勢。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲、運(yùn)算在時間上達(dá)到匹配。整個設(shè)計采用VHDL(超高速硬件描述語言)語言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實(shí)現(xiàn)的FFT算法無論在速度和精度上都滿足了相位測量的需要，其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
上傳時間： 2013-05-16
上傳用戶：lgs12321
雙基地合成孔徑雷達(dá)(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計、DCM數(shù)字時鐘管理等主要部分。針對硬件實(shí)現(xiàn)的特點(diǎn)，對算法的部分運(yùn)算進(jìn)行了簡化。 為了對算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點(diǎn)做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實(shí)現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實(shí)時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實(shí)現(xiàn)簡單、運(yùn)算量大、實(shí)時性高的這類處理過程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴(kuò)展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時間： 2013-07-22
上傳用戶：Divine
IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C(jī)系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時，結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實(shí)現(xiàn)方案。整個設(shè)計采用目前主流的自頂向下的設(shè)計方法，由總體設(shè)計至詳細(xì)設(shè)計逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進(jìn)行了詳細(xì)設(shè)計，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實(shí)現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實(shí)現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗(yàn)證了采用該算法后符號定時模塊的資源耗費(fèi)大大降低而功能卻依然和基于乘法器的符號定時模塊相當(dāng)；通過對Viterbi算法進(jìn)行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計和實(shí)現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計和PCB設(shè)計。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價值及OFDM的優(yōu)缺點(diǎn)，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點(diǎn)，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時給出了本原型機(jī)系統(tǒng)的總體設(shè)計方案，并從硬件語言設(shè)計和FPGA硬件原理設(shè)計兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統(tǒng)的原型設(shè)計和實(shí)現(xiàn)具有一定的參考價值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
語音識別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領(lǐng)域中一個具有廣泛應(yīng)用背景的分支,在家電遙控、智能玩具、人機(jī)交互等領(lǐng)域有著重要的應(yīng)用價值.語音識別芯片從20世紀(jì)90年代開始出現(xiàn),目前的語音識別芯片都是以DSP為核心集成的語音識別系統(tǒng),算法主要通過軟件實(shí)現(xiàn),為了提高速度和降低成本,下一代語音識別芯片將設(shè)計成軟硬件協(xié)同實(shí)現(xiàn),本文的目的是使用全硬件方法實(shí)現(xiàn)語音識別算法,為軟硬件協(xié)同實(shí)現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統(tǒng)的硬件設(shè)計.(2)對于硬件中難于實(shí)現(xiàn)而且占用較多資源的乘法器、求對數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點(diǎn),給出了巧妙的實(shí)現(xiàn)方案,完成了算法需要的功能.(3)設(shè)計中使用了模塊復(fù)用和流水線技術(shù).(4)根據(jù)設(shè)計結(jié)果,給出了各個模塊占用的硬件資源和運(yùn)行速度.實(shí)驗(yàn)結(jié)果表明,本文所設(shè)計的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達(dá)到了設(shè)計要求.
上傳時間： 2013-06-12
上傳用戶：01010101
隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就引起了人們的注意.近年來,產(chǎn)生諧波的設(shè)備類型及數(shù)量均已劇增,并將繼續(xù)增長,諧波造成的危害也日趨嚴(yán)重.該論文分析比較了傳統(tǒng)測量諧波裝置和基于FPGA的新型諧波測量儀器的特性.分析了基于FFT的諧波測量方法,綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應(yīng)用情況,并介紹了一種主流硬件描述語言Verilog HDL的語法及其具體應(yīng)用.分析了高速數(shù)字信號系統(tǒng)的信號完整性問題,提出了使用FPGA實(shí)現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點(diǎn).分析了使用實(shí)時操作系統(tǒng)進(jìn)行復(fù)雜嵌入式系統(tǒng)軟件開發(fā)的優(yōu)缺點(diǎn),并在該系統(tǒng)軟件開發(fā)中成功移植應(yīng)用了實(shí)時操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內(nèi)存管理方式.研究了使用FPGA實(shí)現(xiàn)FFT算法的優(yōu)缺點(diǎn),對比分析了主要硬件實(shí)現(xiàn)架構(gòu)的性能和優(yōu)缺點(diǎn),提出了一種基于浮點(diǎn)數(shù)的FFT算法FPGA實(shí)現(xiàn)架構(gòu),詳細(xì)設(shè)計了基于浮點(diǎn)數(shù)的硬件乘法器和加法器.該設(shè)計架構(gòu)運(yùn)行穩(wěn)定,計算速度快捷.并通過實(shí)際仿真驗(yàn)證了該設(shè)計的正確性和優(yōu)越性.最終通過以上工作設(shè)計實(shí)現(xiàn)了一種新型的基于FPGA的諧波測量儀,該儀器的變送單元和采樣單元通過實(shí)際型式試驗(yàn)檢驗(yàn),符合設(shè)計要求.該儀器的FPGA單元通過系統(tǒng)仿真,符合設(shè)計要求.
上傳時間： 2013-04-24
上傳用戶：diertiantang
糾錯碼技術(shù)是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強(qiáng)的糾錯能力，既能糾正隨機(jī)錯誤，也能糾正突發(fā)錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 DVD是一種高容量的存儲媒質(zhì)。DVD技術(shù)的應(yīng)用很廣泛，在數(shù)字技術(shù)中占有重要地位。DVD系統(tǒng)中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進(jìn)行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發(fā)階段具有安全、方便、可隨時修改設(shè)計等不可替代的優(yōu)點(diǎn)，在電子系統(tǒng)中采用FPGA可以極大的提升硬件系統(tǒng)設(shè)計的靈活性，可靠性，同時提高硬件開發(fā)的速度和降低系統(tǒng)的成本。FPGA的固有優(yōu)點(diǎn)使其得到越來越廣泛的應(yīng)用，F(xiàn)PGA設(shè)計技術(shù)也被越來越多的設(shè)計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實(shí)現(xiàn)方案，詳細(xì)分析了譯碼器的ME算法和改進(jìn)BM算法的實(shí)現(xiàn)，針對ME算法提出了一種流水線結(jié)構(gòu)的糾刪糾錯RS譯碼器實(shí)現(xiàn)方案，在譯碼器復(fù)雜度和延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進(jìn)行優(yōu)化。這些技術(shù)的采用大大的提高了RS編譯碼器的效率，節(jié)省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設(shè)計并成功實(shí)現(xiàn)了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
隨著科技的發(fā)展和社會的進(jìn)步，數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī)，研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn)，確立了中國自己的技術(shù)標(biāo)準(zhǔn)。以此來發(fā)展擁有自主知識產(chǎn)權(quán)的數(shù)字電視事業(yè)，不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求，還可以帶動相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標(biāo)準(zhǔn)的基礎(chǔ)上，首先對系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計規(guī)劃，然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計和仿真，并驗(yàn)證了其正確性。 3780個子載波的時域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪，考慮到實(shí)現(xiàn)的有效性，不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能，綜合利用了三種算法優(yōu)勢，考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗，設(shè)計出一種新的算法，進(jìn)行了Matlab驗(yàn)證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻，所以是設(shè)計的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計了169階數(shù)字濾波器，其阻帶衰減達(dá)到了46.9dB，完全符合標(biāo)準(zhǔn)的要求；利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計，并進(jìn)行了設(shè)計優(yōu)化，顯著降低了濾波器的運(yùn)算量，大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。
標(biāo)簽： FPGA DMBT 信道 調(diào)制
上傳時間： 2013-06-28
上傳用戶：camelcamel690
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機(jī)和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運(yùn)算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運(yùn)算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實(shí)現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 本文主要研究如何利用FPGA實(shí)現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計采用高效基-16算法實(shí)現(xiàn)了一種4096點(diǎn)FFT復(fù)數(shù)浮點(diǎn)運(yùn)算處理器,其蝶形處理單元的基-16運(yùn)算核采用兩級改進(jìn)的基-4算法級聯(lián)實(shí)現(xiàn),僅用8個實(shí)數(shù)乘法器就可實(shí)現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運(yùn)算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點(diǎn)研究處理器蝶形單元設(shè)計的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計。首先基于對處理器功能和特點(diǎn)的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點(diǎn)研究了具體的實(shí)現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實(shí)現(xiàn)了處理器各個模塊的RTL設(shè)計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計實(shí)現(xiàn)。 經(jīng)過仿真驗(yàn)證,本文所設(shè)計的FFT處理器芯片運(yùn)行速度達(dá)到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達(dá)到50dB以上,達(dá)到了高速高性能的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：科學(xué)怪人
擴(kuò)展頻譜通信技術(shù),它的突出優(yōu)點(diǎn)是保密性好,抗干擾性強(qiáng).隨著通信系統(tǒng)與現(xiàn)代計算機(jī)軟、硬件技術(shù)與微電子技術(shù)發(fā)展,越來越多的通信系統(tǒng)構(gòu)建于這種技術(shù)之上.在實(shí)際擴(kuò)頻通信系統(tǒng)工程中,用得比較普遍的是直擴(kuò)方式和跳頻方式,它們的不同在于直擴(kuò)是采取隱藏的方式對抗干擾,而跳頻采取躲避的方式. 西方國家早在20世紀(jì)50年代就開始對跳頻通信進(jìn)行研究,在上個世紀(jì)末的幾次局部戰(zhàn)爭中,跳頻電臺得到了普遍的應(yīng)用.跳頻通信的發(fā)展促進(jìn)了其對抗技術(shù)的發(fā)展,目前,世界主要幾個軍事先進(jìn)的國家,已經(jīng)研究出高性能的跳頻通信對抗設(shè)備,國內(nèi)這方面的發(fā)展相對國外差距比較大. 未來戰(zhàn)爭是科學(xué)技術(shù)的斗爭,研究跳頻通信對抗勢在必行.基于這種目的,本文研究和設(shè)計了跳頻檢測的FPGA實(shí)現(xiàn),利用基于時頻分析的處理方法,完成了跳頻信號檢測的FPGA實(shí)現(xiàn),通過測試,表明系統(tǒng)達(dá)到了設(shè)計要求,可以滿足實(shí)際的需要.主要內(nèi)容包括: 1.概述了跳頻檢測接收研究的發(fā)展動態(tài),闡述了擴(kuò)展頻譜通信及短時傅立葉變換的原理. 2.分析了基于快速傅立葉變換(FFT)處理跳頻信號,檢測跳頻的可行性,利用FFT檢測頻譜的原理,合理使用頻譜采樣策略,做到了增加頻譜利用率,提高了檢測概率和分析信噪比；利用抽取內(nèi)插技術(shù)完成數(shù)據(jù)速率的轉(zhuǎn)換,使其滿足后續(xù)信號的處理要求；利用同相和正交的DDC實(shí)現(xiàn)結(jié)構(gòu),完成對跳頻信號的解跳. 3.設(shè)計完成了跳頻信號檢測與接收系統(tǒng)的FPGA實(shí)現(xiàn),其主要包括:數(shù)據(jù)速率變換的實(shí)現(xiàn),FIR低通濾波器的實(shí)現(xiàn),快速傅立葉變換(FFT)的實(shí)現(xiàn),下變頻的實(shí)現(xiàn)等.在濾波器的實(shí)現(xiàn)中,提出了兩種設(shè)計方法:基于常系數(shù)乘法器和分布式算法濾波器,分析了上述兩種方法的優(yōu)缺點(diǎn),選擇用分布式算法實(shí)現(xiàn)設(shè)計中的低通濾波器；在快速傅立葉變換實(shí)現(xiàn)中,分析了基2和基4的算法結(jié)構(gòu),并分別實(shí)現(xiàn)了基2和基4的算法,滿足了不同場合對處理器的要求.在下變頻的設(shè)計中,使用濾波器的多相結(jié)構(gòu)完成抽取的實(shí)現(xiàn),并使用低通濾波器使信號帶寬滿足指標(biāo)的要求.此外,設(shè)計中還包括雙端口RAM的實(shí)現(xiàn),比較模塊的實(shí)現(xiàn)、數(shù)據(jù)緩存模塊和串并轉(zhuǎn)換模塊的實(shí)現(xiàn). 4.介紹了實(shí)現(xiàn)系統(tǒng)的硬件平臺.
標(biāo)簽： 跳頻信號 檢測 接收系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：zttztt2005
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
