書名:數字邏輯電路的ASIC設計/實用電子電路設計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數：348000 頁數：293 印次： 版次：1 紙張：膠版紙 開本： 商品標識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設計叢書”之一。本書以實現高速高可靠性的數字系統設計為目標，以完全同步式電路為基礎，從技術實現的角度介紹ASIC邏輯電路設計技術。內容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數器、定序器設計及應用等，并介紹了實現最佳設計的各種工程設計方法。 本書可供信息工程、電子工程、微電子技術、計算技術、控制工程等領域的高等院校師生及工程技術人員、研制開發人員學習參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設計=更高可靠性設計方法的實現 1.1 面向高性能系統的設計 1.2 同步電路的不足 1.3 同步電路設計 1.4 ASIC機能設計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復合邏輯門電路的調整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設計 第5章 計數器電路的設計 5.1 計數器設計的基礎 5.2 各種各樣的計數器設計 5.3 LFSR(M系列發生器)的設計 第6章 江遜計數器 6.1 設計高可靠性的江遜計數器 6.2 沖刷順序的組成 第7章 定序器設計 7.1 定序器電路設計的基礎知識 7.2 把江遜計數器制作成狀態機 7.3 一比特熱位狀態機與江遜狀態機 7.4 跳躍動作的設計 第8章 定序器的高可靠化技術 8.1 高可靠性定序器概述 8.2 關注高可靠性江遜狀態機 第9章 定序器的應用設計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設計 9.3 信號機的設計 9.4 數碼存錢箱的設計 9.5 數字鎖相環的設計 第10章 實現最佳設計的方法 10.1 如何杜絕運行錯誤的產生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設定 參考文獻
上傳時間： 2013-06-15
上傳用戶：龍飛艇
本文分析了數字音頻處理技術中數字濾波器的各種傳統實現算法,尤其是研究了FIR數字濾波器的實現算法,在分析了數字濾波器的傳統算法的基礎上,針對家用和便攜式音頻處理系統,提供一種基于FPGA的音頻處理器的實現方案,以適應便攜式和家用設備對處理器體積和功耗小的發展要求.該方案對實現N階FIR數字濾波器的傳統算法進行了改良,將濾波器的系數用浮點數表示法來表示,使得原本至少需要一個乘法器和一個加法器來實現濾波功能,現在僅需要若干次加法和移位運算就可以實現,很大程度降低了設計的復雜度和系統功耗,也減少了芯片的面積.同時采用硬件描述語言VHDL實現了音頻處理器各個模塊的設計.
上傳時間： 2013-06-02
上傳用戶：cknck
DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.
上傳時間： 2013-06-20
上傳用戶：小碼農lz
在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現場可編程門陣（FPGA）的迅速發展，可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，包括浮點數與定點數之間的相互轉換，浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術，并在某些方面優化算法，提高了運算器的性能。在此基礎上討論浮點運算器的應用，通過調用自主開發的浮點乘、加模塊設計浮點FIR濾波器，并將其應用于正交中頻采樣，結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器，在FPGA中實現高精度的FFT處理。
上傳時間： 2013-05-20
上傳用戶：hechao3225
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
· 摘要： 數字信號處理(DSP)具有并行的硬件乘法器、流水線結構以及快速的片內存儲器等資源,其技術廣泛地應用于數字信號處理的各個領域.介紹了IIR數字濾波器的原理,利用MATLAB軟件生成濾波器的輸入數據和系數,進行相應的數據壓縮處理,并生成仿真波形,最后給出了用DSP語言實現IIR數字濾波器的仿真結果,同時對仿真結果進行了分析、比較,確保了輸出波形的精確度. &n
上傳時間： 2013-04-24
上傳用戶：ykykpb
cpu設計中關于加法器，乘法器，除法器設計的ppt，希望對硬件學習的人有幫助
上傳時間： 2016-02-09
上傳用戶：671145514
[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][10--4位十進制頻率計][11--譯碼掃描顯示電路][12--用狀態機實現序列檢測器的設計][13--用狀態機對ADC0832電路控制實現SIN函數發生器][14--用狀態機實現ADC0809的采樣電路設計][15--DMA方式A/D采樣控制電路設計][16--硬件電子琴][17--樂曲自動演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計][23--模擬波形發生器][24--模擬示波器][25--通用異步收發器(UART)][26--8位CPU設計(COP2000)]
上傳時間： 2014-09-06
上傳用戶：han_zh
1.1 數字信號處理技術概述 1.2 FPGA技術 1.2.1 按顆粒度分類 1.2.2 按技術分類 1.2.3 FPL的基準 1.3 DSP的技術要求 1.4 設計實現 1.4.1 FPGA的結構 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識產權內核進行設計 1.5 練習第2章 計算機算法 2.1 計算機算法概述 2.2 數字表示法 2.2.1 定點數 2.2.2 非傳統定點數 2.2.3 浮點數 2.3 二進制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進制乘法器 2.5 二進制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設計 2.5.3 陣列除法器 2.6 定點算法的實現 2.7 浮點算法的實現 2.7.1 定點數到浮點數的格式轉換 2.7.2 浮點數到定點數的格式轉換 2.7.3 浮點數乘法 2.7.4 浮點數加法 2.7.5 浮點數除法 2.7.6 浮點數倒數 2.7.7 浮點操作集成 2.7.8 浮點數合成結果 2.8 MAC與SOP 2.8.1 分布式算法基礎 2.8.2 有符號的DA系統 2.8.3 改進的DA解決方案 2.9 利用CORDIC計算特殊函數 2.10 用MAC調用計算特殊函數 2.10.1 切比雪夫逼近 2.10.2 三角函數的逼近 2.10.3 指數函數和對數函數的逼近 2.10.4 平方根函數的逼近 2.11 快速幅度逼近 練習第3章 FIR數字濾波器 3.1 數字濾波器概述 3.2 FIR理論 3.2.1 具有轉置結構的FIR濾波器 3.2.2 FIR濾波器的對稱性……第4章 IIR數字濾波器第5章 多級信號處理第6章 傅立葉變換第7章 通信系統第8章 自適應系統第9章 微處理器設計**0章 圖像和視頻處理
上傳時間： 2022-06-11
上傳用戶：
FPGA正在掀起一場數字信號處理的變革。本書旨在講解前端數字信號處理算法的高效實現。首先概述了當前的FPGA技術、器件以及用于設計最先進DSP系統的工具。第1章的案例研究是40多個設計示例的基礎。隨后幾章闡述了計算機算法的概念、理論、FIR和IIR濾波器的實現、多抽樣率數字信號系統、DFT和FFT算法、未來很可能實現的高級算法以及自適應濾波器等。每一章都包含練習。附錄中給出了Verilog源代碼和術語。◆ 超過10個使用VHDL和Verilog設計的新的系統級案例研究◆ 新增一章專門介紹圖像和視頻處理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符號定點數和浮點數IEEE庫示例◆ 概述并行全通IIR濾波器設計◆ CA和PCA系統級設計◆ MP3和ADPCM的語音和音頻編碼"本版新增了總計150多頁內容，包括11個全新的系統設計理念，其中一些有超過100個嵌入式乘法器的需求
上傳時間： 2022-06-13
上傳用戶：
<rt id="mcisg"></rt>
