描述了基于FPGA的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實(shí)現(xiàn)上述幾種算法，并給出所用的資源來比較各種算法的優(yōu)劣。
上傳時(shí)間： 2013-12-09
上傳用戶：lvzhr
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶：liu123
寫給小白們的FPGA入門設(shè)計(jì)實(shí)驗(yàn)： 1. 寫在前面的話 2 2. Lab 1 ： LCD1602 字符顯示設(shè)計(jì) 3 2.1. 摘要 2.2. 內(nèi)容 2.3. 程序 2.4. 結(jié)果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設(shè)計(jì) 3.1. 摘要 3.2. 內(nèi)容 3.3. 程序 3.4. 結(jié)果（問題，解決，體會） 4. Lab 3 ：三位二進(jìn)制乘法器設(shè)計(jì) 4.1. 摘要 4.2. 內(nèi)容 4.3. 程序 4.4. 結(jié)果（問題，解決，體會） 5. Lab 4 ：序列檢測器設(shè)計(jì) 6. Lab 5 ：變模計(jì)數(shù)器設(shè)計(jì)
標(biāo)簽： FPGA 設(shè)計(jì)實(shí)驗(yàn)
上傳時(shí)間： 2013-11-07
上傳用戶：zzbbqq99n
描述了基于FPGA的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實(shí)現(xiàn)上述幾種算法，并給出所用的資源來比較各種算法的優(yōu)劣。
上傳時(shí)間： 2013-10-30
上傳用戶：1101055045
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-19
上傳用戶：neu_liyan
提出一種用于產(chǎn)生窄帶脈沖信號的波形發(fā)生器設(shè)計(jì)方案。波形發(fā)生器的設(shè)計(jì)基于幅度調(diào)制的思想，電路由函數(shù)發(fā)生器MAX038、乘法器AD834、模擬開關(guān)DG401等元件構(gòu)成，實(shí)現(xiàn)漢寧窗調(diào)制單一頻率信號的功能。
標(biāo)簽： 超聲導(dǎo)波 檢測 波形發(fā)生器
上傳時(shí)間： 2013-10-31
上傳用戶：fang2010
AVR單片機(jī)的優(yōu)化RC6 加密算法（速度快，其優(yōu)化思想絕對值得學(xué)習(xí)） 在有128bytes RAM 的AVR單片機(jī)上執(zhí)行 rc6 16/10/8(16 bit/10 rounds/8 bytes keys) * 對多數(shù)代碼進(jìn)行了 C 語言優(yōu)化，對數(shù)據(jù)相關(guān)循環(huán)移位，模乘等用ASM優(yōu)化 * 在4MHz無乘法器的AVR上得到平均 1172 Bytes/s的加解密速度。 * 編譯器: AVR-G
標(biāo)簽： AVR RC6 單片機(jī) 加密算法
上傳時(shí)間： 2013-12-18
上傳用戶：阿四AIR
【經(jīng)典設(shè)計(jì)】VHDL源代碼下載～～ 其中經(jīng)典的設(shè)計(jì)有：【自動售貨機(jī)】、【電子鐘】、【紅綠燈交通信號系統(tǒng)】、【步進(jìn)電機(jī)定位控制系統(tǒng)】、【直流電機(jī)速度控制系統(tǒng)】、【計(jì)算器】、【點(diǎn)陣列LED顯示控制系統(tǒng)】 基本數(shù)字邏輯設(shè)計(jì)有：【鎖存器】、【多路選擇器】、【三態(tài)門】、【雙向輸入|輸出端口】、【內(nèi)部（緩沖）信號】、【編碼轉(zhuǎn)換】、【加法器】、【編碼器/譯碼器】、【4位乘法器】、【只讀存儲器】、【RSFF觸發(fā)器】、【DFF觸發(fā)器】、【JKFF觸發(fā)器】、【計(jì)數(shù)器】、【分頻器】、【寄存器】、【狀態(tài)機(jī)】
上傳時(shí)間： 2015-06-16
上傳用戶：chenxichenyue
matlab下，使用dspbuilder實(shí)現(xiàn)的復(fù)數(shù)乘法器模塊的源碼
標(biāo)簽： matlab
上傳時(shí)間： 2013-12-21
上傳用戶：變形金剛
倒數(shù)計(jì)數(shù)器，用于各種乘法器的應(yīng)用，或者其他應(yīng)用當(dāng)中
標(biāo)簽： 計(jì)數(shù)器
上傳時(shí)間： 2013-12-25
上傳用戶：daoxiang126
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
